JPH01268151A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、１つの半導体基板上に順次半導体素子を２層
以上に形成してなる積層構造素子を有する半導体装置に
関し、更に詳しくはその積層構造素子の縦方向の配線、
いわゆる縦型配線の改良に関するものである。

（ロ）従来の技術 従来のこの種装置としては２層構造のＭＯ８型半導体装
置が知られている。

すなわち、第３図＋ｃｂに示すように、シリコン基板上
に下層素子が配設され、酸化シリコンからなる層間絶縁
膜上に単結晶シリコンの薄膜を形成することにより上層
素子が配設されている。

以下、製造方法について説明する。

まず、下層素子を形成する。下層素子は、第３図（ａｌ
に示すように、Ｐ型シリコン基板１上に、Ｎ十領域２，
３および酸化シリコンＩｌ！　４を介してＮ＋ポリシリ
コンからなるゲート５が形成され、また、Ｎ十領域２，
３のそれぞれから素子形成領域外にまで延設されたタン
グステンシリサイドからなる接続部６，７が配設されて
いる。８は酸化シリコン層、９はＰＳＧである。

次に、上記の下層素子を形成した後、素子上にＣＶＤ法
により酸化シリコンを積層してエッチバック法による平
坦化処理をおこない下層素子と以後に形成される上層素
子とを分離する層間絶縁膜１０を形成する［第３図（ｂ
〉参照コ。

そして、絶縁膜１０上にＣＶＤ法によって多結晶シリコ
ン膜を形成し、その後これをレーザど一方や電子ビーム
等によって溶融再結晶化して単結晶シリコン層１１を形
成するＵ第３図（Ｃ）参照Ｊ。

次に、通常の工程にて単結晶の上層素子を形成する。こ
の上層素子には、接続端子、すなわち、素子のＰ＋領域
１２．１３およびこれらに挾まれたＮ領域１４上の酸化
シリコン膜１５を介してＮ＋ボ１ノシ１ノコンからなる
ゲート１６が形成され、下層素子の一方の接続部６に対
応する所の絶縁膜１０に縦型配線用の接続孔１７を設【
プ、この接続孔を含む上層素子の配線領域だけにスパッ
タ法により配線用アルミニウム膜を形成して略２虐の配
線長を有する縦型配線部分１８ａおよび接続端子部分１
８ｂ、１８ｃを形成する［第３図（小参照］。

このようにして２層構造のＭＯ８型半導体装置が製造さ
れる。

（ハ）発明が解決しようとする課題 しかし、上述のごとぎ２層構造においては、−方のＮ＋
領域２とＰ＋領域１２とをこのＰ十領域に接続する接続
端子部分１８ｂを介して接続するから、下層素子に接続
部６を設ける必要があり、しかも接続部６と縦型配線部
分１８ａとの接続は、いわゆる素子形成領域の外側でお
こなう必要があり、上層素子と下層素子との配線領域が
横方向に広くなり素子を高密度化することか難しい。さ
らに、上層素子の接続端子部分１８ｂや接続部６の引き
回しによる抵抗の増大が発生ずるおそれがある。また、
接続７Ｌ１７は深くて微細な形状のため、接続孔に縦型
配線部分１８ａを形成しても接続孔をすきまなく埋める
ことば難しく、断線を発生するおそれかあるとともに、
配線領域は縦方向にも広がることになる。

この発明は、１つの基板上に順次半導体素子を２層以上
形成した積層構造の半導体装置において、居間の配線を
短く、低抵抗におこなうことができるとともに、断線を
防止できる半導体装置を提供することを目的の一つとす
るものである。

（ニ）課題を解決するための手段 この発明は、１つの半導体基板上に順次半導体素子を２
層以上に形成してなる積層構造を有するとともに、各層
間絶縁膜を介してそれぞれ上側に配設された半導体素子
の所定の１つの第１電極層と、それぞれ下側に配設され
た半導体素子の電極層のうち上記第１Ｎ極層直下の１つ
の第２電極層とを共通接続し、それによって居間の電気
接続をおこなうための縦型配線を有する半導体装置にお
いて、上記縦型配線を、上端部が上記第１電極層を介し
てあるいは第１電極層を貫通して上記上側の半導体素子
上に配設された接続端子に接続され、下端部が上記第２
電極層に接続され、それによっ−四　− て上記第１および第２電極層の接続を実質的に層間絶縁
膜のみを介して最短距離でおこないうる内部配線用接続
孔と、この接続孔に選択的に埋め込まれ上記上側および
下側の半導体素子を導通しうる導体とから構成した半導
体装置である。

すなわち、この発明は、層間絶縁膜の上側に配設された
半導体素子の第１電極層と層間絶縁膜を介して下側に配
設された半導体素子における上記第１電極層直下の第１
電極層とを、居間絶縁膜を最短距離で貫通させて配設し
た内部配線用接続孔によって直接に接続し、さらに、こ
の接続孔に導体を選択的に埋め込んで縦型配線を素子形
成領域内に配設したものである。

この発明における半導体基板としては、導電型のシリコ
ン基板やザファイヤ基板あるいはＧａＡＳ等が好ましい
ものとして挙げられる。さらに、ＩｎＰも適用可能であ
る。

この発明における層間絶縁膜としては、材料として酸化
シリコンやＰＳＧ、あるいはＢＰＳＧ等か好ましいもの
どじて挙げられる。さらに、酸窒そして、各層間絶縁膜
上に配設される半導体素子は、単結晶のものが好ましく
、その形成方法としては、（＋）固相成長法、（ｉｉ）
多結晶シリコン膜やアモルファスシリコン膜をレーザビ
ームなどで溶融再結晶化する方法等が挙げられる。

例えば、１枚の導電型のシリコン基板上に順次配設され
るＭＯ８型半導体素子構造のものでは、酸化シリコン層
上に単結晶シリコンの薄膜を成長させる、いわゆるＳ　
ＯＩ　（Ｓ　１ｌｉｃｏｎ−Ｏｎ−１ｎ５Ｕｌａｔｏｒ
）法によって形成されるのが好ましく、また、積層され
る半導体素子をサファイヤ基板上に、いわゆるＳＯ８法
によって形成しても良い。

この発明において、上側の半導体素子上に配設された接
続端子とは、例えばスパッタ法によりその半導体素子上
の配線領域に形成され第１電極層と接続する配線用アル
ミニウム膜を意味する。

この発明において、第１および第２電８ｉ層の接続を実
質的に層間絶縁膜のみを介して最短距離でおこないうる
とは、層間絶縁膜の上側に配設された半導体素子（上層
素子）と下側に配設された半導体素子（下層素子）との
縦型配線を上層素子上に配設された接続端子部分を介し
ておこなうのではなく、第１電ｔｆ！層（上部電極層）
および第２電極層（下部電極層）間で真直なトンネルを
層間絶縁膜を縦方向に除去して開通させることにより、
縦型配線を、いわゆる素子形成領域内でおこなうことを
意味する。

この発明において、内部配線用接続孔は、０）下層素子
上にエッチバック法により居間絶縁膜を形成した後、既
知の写真蝕刻法およびドライエツチングにより形成され
たり、（ｉｉ）下層素子上に層間絶縁膜を介して上層素
子を形成し、その後接続端子を形成する前に上部Ｎ極層
を貫通して形成したりするのが好ましい。そして、この
接続孔の径は０．２〜２ｐ７ａが好ましく、０．５虐が
より好ましく、接続孔の長さ（配線長）は、（１）の場
合０．５〜４，７１１が好ましく、　１．Ｗがより好ま
しく、（ｉｉ）の場合０．８〜５所か好ましく、　１．
５廚がより好ましい。

この発明における導体としては、ＷやＭｏ、あるいはＴ
ａ等の金属が好ましいものとして挙げられる。八ρも適
用可能である。

この発明においては、導体を内部配線用接続孔に選択的
に埋め込むことによって埋め込まれた導体の選択成長に
よりスパッタ法やＣＶＤ法等による埋め込みとは異なり
、接続孔に内壁面の材料に依存せずに確実に導体がすき
まなく埋め込まれる。

（ボ）作用 上記構成により、縦型配線を、上部および下部電極層を
層間絶縁膜のみを介して接続する接続孔と、この接続孔
に選択的に埋め込まれた導体とから構成したことから、
縦型配線を最短長にできるとともに、接続孔を導体です
きまなく埋め込むことができる。

（へ）実施例 以下図に示す実施例にもとづいてこの発明を詳述する。

なお、これによってこの発明は限定を受けるものではな
い。

第１図は、シリコン基板上に形成された２層構造のＭＯ
８型半導体装置を示す。この半導体装置は、Ｐ型シリコ
ン基板上に下層素子が配設され、上層素子は酸化シリコ
ンからなる層間絶縁膜上に単結晶シリコンの薄膜を形成
することにより配設される。

すなわち、第１図（ｅ）に示すように、下層素子りは、
（１００）面を用いた比抵抗２０Ω’　ｃｍのＰ型シリ
コン基板２１上にＮ＋シリコンからなる電極層２２．２
３が配設されるとともに、酸化シリコンからなるゲート
絶縁膜２４を介してゲート２５が配設されている。２６
．２７は酸化シリコン層、２８は電極層２３から延設さ
れた接続部、２９　．３０　．３１はＰＳＧである。

一方、上層素子Ｕには下層素子り上の膨化シリコンから
なる層間絶縁膜３２を介して電極層２２および２３の直
上にそれぞれＰ＋シリコンからなる電極層３３および３
４が配設されるとともに、素子表面にアルミニラ膜から
なる接続端子３５　。

３６が配設されている。この一方の接続端子３５は一方
の電極層（以下、上部電極層と称呼す。）３３に接続さ
れ、他方の電極層３４には接続端子３６が接続されてい
る。３７はゲート絶縁膜３８上に配設されたＮ＋ポリシ
リコンからなるゲート、３９はＮ型シリコン層、４０．
４１は酸化シリコン層、４２　．４３．４４はＰＳＧで
ある。

さらに、縦型配線は、上部電極層３３および電極層（以
下、下部電極層）２２間で層間絶縁膜３２を貫通して配
設された縦方向に真直な接続孔４５と、その内部に埋め
込まれたタングステンからなる導体層４５ａとで構成さ
れている。

次に製造方法について説明する。

まず、Ｐ型シリコン基板２１の表面に以後に形成される
上層素子Ｕとの配線工程を除いて、通常の工程で下層索
子りを形成する［Ｍ１図（ａＪ参照３０次に、ＣＶＤ法
により酸化シリコンを積層してこれにエッチバック法に
より非選択エツチングを行い、平坦化処理をして層間絶
縁膜３２を形成し、これに写真蝕刻法とドライエツチン
グにより、上層素子Ｕとの接続孔４５を開孔する「第１
図＋ｂ＋参照」。

次に、ＣＶＤ法によりタングステンを選択的に接続孔４
５に埋め込み導体層４５ａを形成する［第１図（Ｃ）参
照］。

次に、ＣＶＤ法により多結晶シリコンを０．５虐形成し
、レーザビームにより、溶融固化することにより、単結
晶シリコン層２３を形成する［第１図＋ｄ＋参照］。

次に通常の工程により、この単結晶シリコン層２３上に
所望の上層素子Ｕを形成することにより、半導体装置を
作製する［第１図（ｅ）参照］。

このような構成の半導体装置では、縦型ｌＩｉ！線を素
子形成領域内に配設したので、配線領域が狭く、また配
線長が短くなって素子の高密度化、高速化か可能となる
。

さらにタングステンの選択成長により、接続孔４５の埋
め込みが形成されるため高信頼性の配線が可能となり、
また接続部２８を１つだ〔プ配股するだけで良い等多く
の利点を有する。

第２図は、接続孔がその上端部が上部電極層を貫通して
配設されたこの発明の他の実施例を示す。

すなわち、第２図（ｅ）に示すように、縦型配線は、−
１１＝ 上端部４６ａが上部電極層３３内に位置した接続孔４６
とこれに埋め込まれたタングステンよりなる導体層４７
から構成されている。

次に製造方法について説明する。

まず（１００）面を用いた比抵抗２０Ω・側のＰ型シリ
コン基板２１の表面に上層素子Ｕおよび下層素子１−２
層の素子間の縦型配線を除いて、通常の工程で２層の素
子ＵおよびＬを途中工程まで形成し、上層素子Ｕ上にＰ
ＳＧ５０を積層する［第２図（ａ）参照］。

次に写真蝕刻法とドライエツチングにより、上層素子Ｕ
および下層素子り間の接続孔４６を形成づる［第２図（
ｂ）参照］。

次にＣＶｆ）法でタングステンを５０ｎｍ全面に形成し
、ドライエツチングを施して接続孔４６の内壁のみに中
空導体層４７ａを形成する［第２図（Ｃ）参照］。

次にＣＶＤ法でさらにタングステンを選択的に接続孔４
６のみに形成して導体層４７を形成する［第２図（ｄ＋
参照］。

次に通常の工程により、上層素子Ｕの配線工程を進めれ
ば第２図（ｅ）に示す半導体装置を得ることができる。

このようなｍ成の半導体素子では、縦型配線の配線長が
上層素子Ｕの高さ分だけ長くなっても、接続孔４６の内
壁のみに中空導体層４７ａを形成した後に選択成長によ
って導体層４７を形成するから、長い接続孔４６をすき
まなく埋め込むことができる。

（ト）発明の効果 以上のように本発明によれば、１つの半導体基板上に順
次半導体素子を２層以上に形成してなる積層構造を有す
る半導体装置において、縦型配線を、素子形成領域内に
配設され上層素子と下層素子とを層間絶縁膜のみを介し
て接続する接続孔と、この接続孔に選択的に埋め込まれ
た導体とから構成したので、次のような効果を右する。

１、積層構造素子の縦方向の配線が最短で、狭くなるた
め、素子を高速化、高密度化できる。

２、微細で深い接続孔を金属の選択成長法で埋め込むた
め高信頼性の配線ができる。

【図面の簡単な説明】

第１図（の〜（ｅ）は、それぞれ本発明の一実施例を説
明するための工程図、第２図（ａ〜（ｅｌはそれぞれ本
発明の他の実施例を説明するための工程図、第３図くω
〜＋ｄ＋はそれぞれ従来例を説明するための工程図であ
る。 ２１・・・・・・Ｐ型シリコン基板、 ２２・・・・・・下部電極層（第２電極層）、３２・・
・・・・層間絶縁膜、 ３３・・・・・・上部電極層（第１電極層）、３５・・
・・・・接続端子、 ４５．４６・・・・・・内部配線用接続孔、４５ａ　　
、４７・・・・・・導体層。 ヘヘ 」　　　　　　　　　　　　Ｉ −）」 マ　寸　　（Ｎ（Ｎ

Claims (1)

【特許請求の範囲】
1. １、１つの半導体基板上に順次半導体素子を２層以上に
   形成してなる積層構造を有するとともに、各層間絶縁膜
   を介してそれぞれ上側に配設された半導体素子の所定の
   １つの第１電極層と、それぞれ下側に配設された半導体
   素子の電極層のうち上記第１電極層直下の１つの第２電
   極層とを共通接続し、それによつて層間の電気接続をお
   こなうための縦型配線を有する半導体装置において、上
   記縦型配線を、上端部が上記第１電極層を介してあるい
   は第１電極層を貫通して上記上側の半導体素子上に配設
   された接続端子に接続され、下端部か上記第２電極層に
   接続され、それによって上記第１および第２電極層の接
   続を実質的に層間絶縁膜のみを介して最短距離でおこな
   いうる内部配線用接続孔と、この接続孔に選択的に埋め
   込まれ上記上側および下側の半導体素子を導通しうる導
   体とから構成した半導体装置。