JPH0350829A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、微細な電極コンタクトや多層配線を有する半
導体装置の製造方法に関し、特に、開孔部において、良
好な段差被覆性を有する配線を形成する方法に関する。

〔従来の技術〕

従来、電極とのコンタクトや多層配線におけるピアホー
ルに配線用の金属膜を形成する方法として、Ａβのスパ
ッタ等が行なわれている。しかしながら、コンタクトや
ピアホールの幅が１μｍ程度以下になると、Ａ４のスパ
ッタ法では、コンタクトやピアホールの側面に、はとん
どＡでが付着しなくなる。その結果、Ａｆｆｌ配線が断
線したり、エレクトｐマイダレージョン等の問題が深刻
になる。

上述の問題の１例として、従来のアルミニウム配線にお
けるコンタクト部の断面図を第２図に示す。同図におい
て、５は絶縁膜、１０はアルミニウム配線、４は多結晶
シリコン層、６は拡散層。

Ｃ１およびＣ２はコンタクトホールである。配線の段差
被習性（ステップ・カバレッジ）ヲ良くスるため、絶縁
膜５は溶融性絶縁膜（Ｂ　Ｐ　Ｓ　Ｇ膜等）、スピンオ
ンガラス等を用いて、極力平坦化される。

従って、例えば拡散層６上の絶縁膜５の膜厚が１μｍで
ある場合、多結晶シリコン層４上の絶縁膜厚は、多結晶
シリコン層の膜厚分だけ薄くなる。

従って、多結晶シリコン層の膜厚が５０００人とすると
、コンタクトＣ１の深さは約５０００人となり、コンタ
クトＣ２の深さは約１μｍであることから、コンタクト
Ｃ２におけるアルミニウム配線のステップカバレッジは
、コンタクトＣ１におけるよりも悪くなる。

〔発明が解決しようとする課題〕

上述した、従来の製造方法による、フンタクトやピアホ
ールにおける金属配線のカバレッジ不良を改善する方法
として、近年コンタクトやピアホールを選択的にメタル
で埋込む技術が提案されている。第５図（ａ）〜（ｄ）
に−例を示す。

第５図（ａ）は、半導体装置の１部分を模式的に示した
断面図で１はＳｉ基板、２はフィールド酸化膜、３はゲ
ート酸化膜、４は多結晶シリコン膜である。多結晶シリ
コン層４とフィールド酸化膜２に対して、自己整合して
拡散層６が形成され、その後、基板上に絶縁膜５が堆債
される。微細な配線を多層に形成するためには、基板表
面が極力平坦化されている必要があり、このため絶縁膜
５は、各種の材料を用い、単層あるいは多層構造化して
、平坦化する。

次に、第５図（ｂ）に示すように通常のフォトリングラ
フィ等により、多結晶シリコン４上および拡散層６上に
コンタク）Ｃ１，Ｃ２を開孔する。

この際、前述した通り層間絶縁膜５は平坦化されている
ため、多結晶シリコン上のコンタクトＣ１よりも、拡散
層上のコンタク）Ｃ２の方が深くなる。

次に、第５図（Ｃ）に示すように、フンタクト内に選択
的に導電膜８（例えばタングステン）を成長し、その後
、通常の工程を経て、アルミニウム（Ａｕ）配線ｌＯを
形成する。

ところで、上述した製造方法では、以下のような問題が
生じる。前述の如く、深さの異なるコンタクトを埋める
場合、浅いコンタク）Ｃ１に合せてタングステンを埋め
ると、Ｃ２は完全に埋められない。このため、潔いコン
タク）Ｃ２では、Ａρのカバレッジが不良となる。一方
、深いコンタク）Ｃ２に合せて、タングステンの成長を
行なうと、浅いコンタクトＣ２では、第５図（ｄ）に示
すようなコンタクト周辺へのデボが生じ、問題とる。

〔課題を解決するための手段〕

本発明の製造方法は、絶縁膜に開孔を形成する工程と、
形成された開孔のうち、深さが最も浅い開孔が埋め込ま
れるまで、開孔内に導電膜を選択成長する工程と、埋め
込まれた最も浅い開孔上に絶縁膜を形成する工程と、前
記絶縁膜でおおわれていない開孔を選択成長により導電
膜で埋め込む工程とを有している。

本発明によれば、深さの異なるコンタクトやピアホール
を平坦に導電膜で埋込むことができるという効果を有す
る。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図、第３図（ａ）〜（ｇ）は本発明の第１の実施例
を示す工程断面図である。第３図（ａ）は、Ｓ１基板１
上に形成された多結晶シリコン層４及び拡散層６に対し
て、絶縁膜５を通して、電気接続を行なうための開孔Ｃ
１，Ｃ２を形成した例を示す。

開孔形成後、第３図（ｂ）に示すように、開孔内のみに
、例えばタングステンを選択成長する。これには、従来
知られている通り、ＷＦａ（６弗化タングステン）とＳ
　ｉ　Ｈ４（シラン）の還元反応による選択成長法を用
いる。浅い開孔Ｃ１が埋まった段階で成長を止める。

次に第３図（Ｃ）に示すように、基板表面上に例えばＣ
ＶＤ法により酸化膜１１を２００人〜１０００人程度成
長し、浅い開孔Ｃ１をおおうレジスト・パターン７をフ
ォトリングラフィ等により形成する。そして、レジスト
でおおわれていない潔いコンタク）Ｃ２上の酸化膜１１
を除去し、第３図（ｄ）を得る。

この後、第３図（ｅ）に示すように、露出したコンタク
）Ｃ２内にのみ、タングステンを選択成長し、コンタク
トＣ２を完全に埋める。その後、第３図（ｆ）に示すよ
うに、基板上にＡで膜１０をスバッタ法等により堆積し
、配線パターンを有するレジスト・マスク７を形成する
。次に、Ａｆｆｌ等のエツチングを行ない、第３図（ｇ
）及び第１図の構造を得る。

第４図（ａ）〜（ｆ）は、本発明の第２の実施例を示す
工程断面図である。第４図（ａ）は、第１層目のＡρ配
線１０上に、層間絶縁膜１５を通して、ピアホールＶｌ
を開孔した部分の半導体装置を示す。ピアホールｖ１を
開孔後、レジスト７で除去し、第３図で説明した一実施
例で示したのと同様な方法で、ピアホール内にのみ、選
択的にタングステン１８を埋め込む（第４図（ｂ））。

その後、第４図（ｃ）に示すように、基板上にＣＶＤ法
により酸化膜２１を堆積し、第１層目よりも下層に位置
する多結晶シリコン層４に達するピアホールＶ２を開孔
する。次にレジスト７を除去し、ピアホール内２内にの
み選択的にタングステン１８を成長する（第４図（ｄ）
）。この際、ピアホールｖｌ上は酸化膜２１でおおわれ
ているため、タングステンは成長しない。その後、第４
図（ｅ）に示すように、基板上の酸化膜を除去し、第２
層目のＡＩ！膜を形成する。そして、第４図（ｆ）に示
すように、第２層目のＡ１膜をパターニングし、配線を
完成する。

〔発明の効果〕

以上説明したように本発明は、深さの異なるコンタクト
やピアホールを導電膜の選択成長により埋め込む工程に
際し、深さが浅い開孔が埋込まれた段階で、この開孔部
のみの表面を酸化膜でおおい、その後、深い開孔を完全
に埋め込むことにより、全開孔部を平坦に導電膜で埋め
込むことが可能となり、配線のカバレッジを著しく改善
できる効果がある。

【図面の簡単な説明】

第１図は、本発明の第１の実施例により形成した半導体
装置の１部分を示す断面図、第２図は、従来の製造方法
により形成された半導体装置の１部分を示す断面図であ
る。第３図（ａ）〜（ｇ）は、本発明の第１の実施例を
示す工程断面図、第４図（ａ）〜（ｆ）は本発明の第２
の実施例を示す工程断面図、第５図（ａ）〜（ｄ）は従
来の製造方法を示す工程断面図である。 ■・・・・・・シリコン基板、２，３・・・・・・酸化
膜、４・・・・・多結晶シリコン膜、５，１５・・・・
・・絶縁膜、６・・・・・拡散層、８・・・・・・金属
膜、１０・・・・・・アルミニウム配線。

Claims (1)

【特許請求の範囲】
1. 絶縁膜に、電極または配線との電気接続を行なうための
   、深さの異なる開孔を形成する工程と、前記開孔のうち
   、深さが最も浅い開孔が完全に埋まる様に、前記開孔内
   に導電膜を選択的に成長する工程と、埋込まれた最も浅
   い開孔上を絶縁膜でおおう工程と、前記絶縁膜でおおわ
   れていない開孔内に、導電膜を選択的に成長させる工程
   とを含むことを特徴とする半導体装置の製造方法。