JPH01268339A - 交換装置 - Google Patents
交換装置Info
- Publication number
- JPH01268339A JPH01268339A JP9548388A JP9548388A JPH01268339A JP H01268339 A JPH01268339 A JP H01268339A JP 9548388 A JP9548388 A JP 9548388A JP 9548388 A JP9548388 A JP 9548388A JP H01268339 A JPH01268339 A JP H01268339A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- exchange
- signals
- outgoing line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、空間分割形交換機によって相異なるビットレ
ートの信号を多元交換するようにした交換装置に関する
ものである。
ートの信号を多元交換するようにした交換装置に関する
ものである。
広帯域ｌ５ＤＮに関しては現在のところＣＣＩＴＴで標
準化作業中であるが、その勧告案としては広帯域加入者
当り以下に示すチャネルが割当てされる方向で検討中で
ある。
準化作業中であるが、その勧告案としては広帯域加入者
当り以下に示すチャネルが割当てされる方向で検討中で
ある。
Ｈ４（または３Ｌ）＋ｎＬ＋ｍＢ＋Ｄ
但し、Ｈ＃ ＝ １５０Ｍｂ／ｓ
Ｈｚ −４５Ｍｂ／ｓ
Ｈｒ ＝ １．５Ｍｂ／ｓ
Ｂ ＝ Ｄ ＝６４Ｋｂ／ｓ
ｍ、ｎ；定数（未定）
である。
その勧告案に従いシステムを構成する場合、加入者線と
交換局間のインタフェースをとる加入者線端局において
は、Ｈ，（または３Ｈ２）といった広帯域信号と、ｎＨ
，＋ｎＢ＋Ｄといった狭帯域信号とを分離したうえそれ
ぞれ広帯域交換機、狭帯域交換機（例えばＤ７０交換機
）で交換するといった方式が考えられる。その際広帯域
加入者はＨ４信号を１チヤネルか、Ｈ２信号を３チヤネ
ル用途に応じ使い分けることになることから、広帯域交
換機としてはそれに対処し得るものとして構成される必
要がある。
交換局間のインタフェースをとる加入者線端局において
は、Ｈ，（または３Ｈ２）といった広帯域信号と、ｎＨ
，＋ｎＢ＋Ｄといった狭帯域信号とを分離したうえそれ
ぞれ広帯域交換機、狭帯域交換機（例えばＤ７０交換機
）で交換するといった方式が考えられる。その際広帯域
加入者はＨ４信号を１チヤネルか、Ｈ２信号を３チヤネ
ル用途に応じ使い分けることになることから、広帯域交
換機としてはそれに対処し得るものとして構成される必
要がある。
ところで、時分割形交換でＨ４または３Ｈｚの信号を交
換する場合、Ｈｚを最小交換単位として、また、Ｈｌは
Ｈ２×３として考えＨ２を３チャネル分まとめて交換す
ることで、ＨよとＨ４の多元交換が容易に可能となって
いる。この多元交換については、例えば論文「広帯域時
分割通話路の一構成」 （電子通信学会交換研究会５Ｅ
８５−３９ ）に詳細に述べられているところである。
換する場合、Ｈｚを最小交換単位として、また、Ｈｌは
Ｈ２×３として考えＨ２を３チャネル分まとめて交換す
ることで、ＨよとＨ４の多元交換が容易に可能となって
いる。この多元交換については、例えば論文「広帯域時
分割通話路の一構成」 （電子通信学会交換研究会５Ｅ
８５−３９ ）に詳細に述べられているところである。
しかしながら、時分割形交換による場合は、広帯域信号
の最小交換単位がＨｚ（＝４５Ｍｂ／ｓ）相当であるこ
とを考えれば、時分割交換の主要部としてのメモリはそ
の容量が大、しかもその動作速度が数Ｇｂ／ｓ以上でな
ければならず、多元交換を経済的に行ない得ないという
不具合がある。
の最小交換単位がＨｚ（＝４５Ｍｂ／ｓ）相当であるこ
とを考えれば、時分割交換の主要部としてのメモリはそ
の容量が大、しかもその動作速度が数Ｇｂ／ｓ以上でな
ければならず、多元交換を経済的に行ない得ないという
不具合がある。
本発明の目的は、Ｈｚ、Ｈａといった具合に、ビットレ
ートが異なる信号を空間分割によって経済的に多元交換
し得る交換装置を供するにある。
ートが異なる信号を空間分割によって経済的に多元交換
し得る交換装置を供するにある。
上記目的は、ピットレー）Ａ、 Ｂ（Ａ／Ｂ ＝ｎ（
正の整数））の信号を多元交換するに際しては、出線対
応出線出力部各々では空間分割形交換機におけるｎ個の
出力側端子各々からの信号は該端子対応に設けたシフト
レジスタに選択的に書込されたうえ、シフトレジスタ各
々より時系列信号となるべく相異なるタイミングで選択
的に読出されるよう、構成することで達成される。
正の整数））の信号を多元交換するに際しては、出線対
応出線出力部各々では空間分割形交換機におけるｎ個の
出力側端子各々からの信号は該端子対応に設けたシフト
レジスタに選択的に書込されたうえ、シフトレジスタ各
々より時系列信号となるべく相異なるタイミングで選択
的に読出されるよう、構成することで達成される。
〔作用ゴ
ビットレートＡ、Ｂの信号を多元交換するには、出線出
力部各々は空間分割形交換機における出力側端子をｎ個
使用するようになっているものである。ｎ個の出力側端
子各々からの信号は該端子対応のシフトレジスタに選択
的に書込された後は、それらシフトレジスタ各々より時
系列信号となるべく相異なるタイミングで選択的に読出
されることで、多元交換が行なわれるようになっている
ものである。
力部各々は空間分割形交換機における出力側端子をｎ個
使用するようになっているものである。ｎ個の出力側端
子各々からの信号は該端子対応のシフトレジスタに選択
的に書込された後は、それらシフトレジスタ各々より時
系列信号となるべく相異なるタイミングで選択的に読出
されることで、多元交換が行なわれるようになっている
ものである。
即ち、ビットレートＢ単位で交換を行なう場合、空間分
割形交換機ではビットレートｌ３Ｘｎ （■〜■）（＝
ビットレートＡ））のまま交換することから、出力側端
子各々からはピットレー）ＢＸｎ（■〜■）の信号が得
られることになる。出力側端子各々からの信号Φ〜■の
うち、交換対象としての信号■のみが出力側端子対応に
設けられたシフトレジスタに書込された後は、相異なる
タイミングで順次読出され時系列信号として得られるよ
うになっているものである。
割形交換機ではビットレートｌ３Ｘｎ （■〜■）（＝
ビットレートＡ））のまま交換することから、出力側端
子各々からはピットレー）ＢＸｎ（■〜■）の信号が得
られることになる。出力側端子各々からの信号Φ〜■の
うち、交換対象としての信号■のみが出力側端子対応に
設けられたシフトレジスタに書込された後は、相異なる
タイミングで順次読出され時系列信号として得られるよ
うになっているものである。
一方、ビットレートＡの信号を交換する場合には、その
信号はｎ個の出力側端子のうち、ある出力側端子よりそ
のまま得られることから、その出力側端子対応のシフト
レジスタをそのまま介し時系列信号として得るようにす
ればよいものである。
信号はｎ個の出力側端子のうち、ある出力側端子よりそ
のまま得られることから、その出力側端子対応のシフト
レジスタをそのまま介し時系列信号として得るようにす
ればよいものである。
以下、本発明を第１図から第３図により説明する。
先ず本発明による交換装置の全体システムでの位置付け
について説明すれば、第２図は宅内側を収容する加入者
系交換局の一例での概要構成を示したものである。図示
のように宅内１側には狭帯域ｌ５ＤＮ加入者（ＩＳＤＮ
ユーザインタフェースのチャネル構造は２Ｂ＋Ｄ）端末
としての電話機やＧ４ファクシミリ端末が設置されてい
る他、広帯域ｌ５ＤＮ加入者（ＩＳＤＮユーザインタフ
ェースのチャネル構造はＨ４（または３Ｈｚ） ＋ ｎ
Ｈ＋＋ｍＢ＋Ｄ）端末としての高品位ＴＶやＴＶ、ビデ
オカメラ、データ端末が設置されたものとなっている。
について説明すれば、第２図は宅内側を収容する加入者
系交換局の一例での概要構成を示したものである。図示
のように宅内１側には狭帯域ｌ５ＤＮ加入者（ＩＳＤＮ
ユーザインタフェースのチャネル構造は２Ｂ＋Ｄ）端末
としての電話機やＧ４ファクシミリ端末が設置されてい
る他、広帯域ｌ５ＤＮ加入者（ＩＳＤＮユーザインタフ
ェースのチャネル構造はＨ４（または３Ｈｚ） ＋ ｎ
Ｈ＋＋ｍＢ＋Ｄ）端末としての高品位ＴＶやＴＶ、ビデ
オカメラ、データ端末が設置されたものとなっている。
これら狭帯域ｌ５ＤＮ加入者端末、広帯域ｌ５ＤＮ加入
者端末はそれぞれ専用のディジタル加入者線を介し加入
者系交換局２に収容されているわけである。このうち、
広帯域ｌ５ＤＮディジタル加入者線からの信号は加入者
線端局２−１で広帯域信号Ｈ４，（または３■２）と、
狭帯域信号ｎＨ＋＋＊Ｂ＋Ｄとに分離されたうえそれぞ
れ広帯域交換機２−２、狭帯域交換機２−３で所定に交
換処理された後、伝送端局２−４を介し上位局に伝送さ
れるようになっている。上位局からの信号はまた逆の経
路を介し宅内１側に伝送されることによって、ｌ５ＤＮ
加入者は各種サービスを受は得るようになっている。
者端末はそれぞれ専用のディジタル加入者線を介し加入
者系交換局２に収容されているわけである。このうち、
広帯域ｌ５ＤＮディジタル加入者線からの信号は加入者
線端局２−１で広帯域信号Ｈ４，（または３■２）と、
狭帯域信号ｎＨ＋＋＊Ｂ＋Ｄとに分離されたうえそれぞ
れ広帯域交換機２−２、狭帯域交換機２−３で所定に交
換処理された後、伝送端局２−４を介し上位局に伝送さ
れるようになっている。上位局からの信号はまた逆の経
路を介し宅内１側に伝送されることによって、ｌ５ＤＮ
加入者は各種サービスを受は得るようになっている。
さて、本発明による交換装置は広帯域交換機に係り、広
帯域交換機は空間分討形交換機によって構成されたもの
となっている。
帯域交換機は空間分討形交換機によって構成されたもの
となっている。
第１図は本発明による交換装置としての広帯域交換機の
一例での概要構成を示したものである。
一例での概要構成を示したものである。
図示のように空間背割形交換機ＥＸを主構成要素として
、これの出力側端子側には一時記憶用シフトレジスタ（
本例では８ビツト容ｆｉ） Ｓ／Ｒやシフトレジスタ出
力選択用ゲートなどよりなる、出線１〜３対応の出線出
力部０ｔｌＴ１〜０１ｌＴ３が設けられたものとなって
いる。出線出力部０ＵＴＩ〜０ＵＴ３各々には空間背割
形交換機ＥＸの出力側端子が３端子割当されており、一
般に出線出力部０１ｌＴ１〜０ＵＴ３各々ではゲート制
御信号ａ、−，，ｘｃ、−，、、Ｇｚ−＋ｗ〜Ｇｚ−＋
ｓｖ＋Ｇ３−ＩＷ〜Ｇ 、−、、Ｉとクロック信号Ｃと
によって出力側端子対応のシフトレジスタＳ／Ｒに一時
記憶されるようになっているものである。このようにし
てシフトレジスタＳＩＲに記憶された信号■は出線への
出力タイミングに応じた続出ゲート制御信号Ｇ１−１Ｍ
〜Ｇ１−３□Ｇｚ−＋＊”Ｇｚ−３ａｔ Ｇｉ−＋ａ＝
Ｇト＋＊とクロック信号Ｃ１更には出力ゲート制御信号
Ｇ。
、これの出力側端子側には一時記憶用シフトレジスタ（
本例では８ビツト容ｆｉ） Ｓ／Ｒやシフトレジスタ出
力選択用ゲートなどよりなる、出線１〜３対応の出線出
力部０ｔｌＴ１〜０１ｌＴ３が設けられたものとなって
いる。出線出力部０ＵＴＩ〜０ＵＴ３各々には空間背割
形交換機ＥＸの出力側端子が３端子割当されており、一
般に出線出力部０１ｌＴ１〜０ＵＴ３各々ではゲート制
御信号ａ、−，，ｘｃ、−，、、Ｇｚ−＋ｗ〜Ｇｚ−＋
ｓｖ＋Ｇ３−ＩＷ〜Ｇ 、−、、Ｉとクロック信号Ｃと
によって出力側端子対応のシフトレジスタＳ／Ｒに一時
記憶されるようになっているものである。このようにし
てシフトレジスタＳＩＲに記憶された信号■は出線への
出力タイミングに応じた続出ゲート制御信号Ｇ１−１Ｍ
〜Ｇ１−３□Ｇｚ−＋＊”Ｇｚ−３ａｔ Ｇｉ−＋ａ＝
Ｇト＋＊とクロック信号Ｃ１更には出力ゲート制御信号
Ｇ。
〜ｃ、３＋ｃ、、−ｃ、、、ｃ、１〜ｃ、、によって出
線１〜３上に出力されるところとなるものである。書込
ゲート制御信号および続出ゲート制御信号によってはク
ロック信号Ｃよりのシフトパルスの発生が制御されてい
るものであり、シフトレジスタより信号■がシフト出力
されている聞出力ゲート制ｉ１Ｂ信号によってゲートが
開かれることから、続出ゲート制御信号とこれに対応す
る出力ゲート制御信号とは同一信号となっている。
線１〜３上に出力されるところとなるものである。書込
ゲート制御信号および続出ゲート制御信号によってはク
ロック信号Ｃよりのシフトパルスの発生が制御されてい
るものであり、シフトレジスタより信号■がシフト出力
されている聞出力ゲート制ｉ１Ｂ信号によってゲートが
開かれることから、続出ゲート制御信号とこれに対応す
る出力ゲート制御信号とは同一信号となっている。
以上のように構成された広帯域交換機における入線１〜
４、出線１〜３間でＨ，、Ｈ，信号を多信号の■（８ビ
ツト）、■（８ビツト）、■（８における■〜■もそれ
ぞれＨ２信号を示しており、Ｈ２信号は８ビット単位に
オフテッド多重されたものとなっている。
４、出線１〜３間でＨ，、Ｈ，信号を多信号の■（８ビ
ツト）、■（８ビツト）、■（８における■〜■もそれ
ぞれＨ２信号を示しており、Ｈ２信号は８ビット単位に
オフテッド多重されたものとなっている。
さて、本例では入線１からのＨ４信号はパス１を介し出
線１に、入線２からのＨ，信号■はパス２を介し出線２
に、入線３からのＨ２信号■はパス５を介し出線３に、
Ｈ２信号■はパス３を介し出線２に、入線４からのＨ２
信号■はパス６を介し出線３に、Ｈ２信号■はパス４を
介し出線２に交換出力される場合を示している。第３図
はその場合での出線出力部０ＵＴＩ、 ０ＵＴ２におけ
る書込ゲート制御信号Ｇ１−１１＋ Ｇｚ−＋ｗ〜Ｇｚ
−ｚ１．．および続出ゲート制御信号Ｇ、−□ｌ Ｇ
２．−１３〜Ｇ！−３にのタイミング関係を示したもの
である。図示のように、出線出力部０ＵＴ２においては
Ｈ３信号■、■、■がそれぞれその出現タイミングでシ
フトレジスタに取込されており、また、シフトレジスタ
からはＨ２信号■、■、■の順で読出されていることが
判る。−方、Ｈ４信号については、出力側端子よりＨ４
信号が得られている間、書込ゲート制御信号Ｇ、−，，
４によってＨ４信号はシフトレジスタに書込されること
になる。この書込開始時点から８ビツト相当時間経過時
点より読出ゲート制ｆＩＩ信号によってＨ４信号はシフ
トレジスタよりシフト出力されるようになっているもの
である。出線出力部０１ＪＴ３においても出線出力部０
ＵＴ２と同様な動作が行なわれているものである。
線１に、入線２からのＨ，信号■はパス２を介し出線２
に、入線３からのＨ２信号■はパス５を介し出線３に、
Ｈ２信号■はパス３を介し出線２に、入線４からのＨ２
信号■はパス６を介し出線３に、Ｈ２信号■はパス４を
介し出線２に交換出力される場合を示している。第３図
はその場合での出線出力部０ＵＴＩ、 ０ＵＴ２におけ
る書込ゲート制御信号Ｇ１−１１＋ Ｇｚ−＋ｗ〜Ｇｚ
−ｚ１．．および続出ゲート制御信号Ｇ、−□ｌ Ｇ
２．−１３〜Ｇ！−３にのタイミング関係を示したもの
である。図示のように、出線出力部０ＵＴ２においては
Ｈ３信号■、■、■がそれぞれその出現タイミングでシ
フトレジスタに取込されており、また、シフトレジスタ
からはＨ２信号■、■、■の順で読出されていることが
判る。−方、Ｈ４信号については、出力側端子よりＨ４
信号が得られている間、書込ゲート制御信号Ｇ、−，，
４によってＨ４信号はシフトレジスタに書込されること
になる。この書込開始時点から８ビツト相当時間経過時
点より読出ゲート制ｆＩＩ信号によってＨ４信号はシフ
トレジスタよりシフト出力されるようになっているもの
である。出線出力部０１ＪＴ３においても出線出力部０
ＵＴ２と同様な動作が行なわれているものである。
以上説明したように本発明による場合は、ビットレート
が異なる信号を空間分割によって経済的に多元交換し得
るという効果がある。
が異なる信号を空間分割によって経済的に多元交換し得
るという効果がある。
第１図は、本発明による交換装置の一例での概要構成を
示す図、第２図は、その交換装置の全体システムでの位
置付けを説明するための図、第３図は、本発明に係る交
換処理動作を説明するための図である。 ＥＸ・・・空間背割形交換機、ＳＲ・・・シフトレジス
タ、０ＵＴ１〜”ＯＵ Ｔ ３・・・出線出力部代理人
弁理士 秋 本 正 実３図 Ｇ１−ＩＲＪ−一−−−−コー 出力ロ＝＝匝＝＝コ 出カＬＬＩ
示す図、第２図は、その交換装置の全体システムでの位
置付けを説明するための図、第３図は、本発明に係る交
換処理動作を説明するための図である。 ＥＸ・・・空間背割形交換機、ＳＲ・・・シフトレジス
タ、０ＵＴ１〜”ＯＵ Ｔ ３・・・出線出力部代理人
弁理士 秋 本 正 実３図 Ｇ１−ＩＲＪ−一−−−−コー 出力ロ＝＝匝＝＝コ 出カＬＬＩ
Claims (1)
- １、ビットレートＡ、Ｂ（Ａ＝ｎＢ（ｎ；正の整数））
の信号を空間分割形交換機によって多元交換する交換装
置であって、出線対応出線出力部各々では、該出線に割
当てされた、空間分割形交換機の出力側端子ｎ個からの
信号中に含まれる所望の信号を、該信号の出現タイミン
グで出力側端子対応のシフトレジスタに取込し、取込さ
れた信号はｎ個のシフトレジスタより所定順に出線上に
取出されるべくなした構成を特徴とする交換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9548388A JPH01268339A (ja) | 1988-04-20 | 1988-04-20 | 交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9548388A JPH01268339A (ja) | 1988-04-20 | 1988-04-20 | 交換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01268339A true JPH01268339A (ja) | 1989-10-26 |
Family
ID=14138860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9548388A Pending JPH01268339A (ja) | 1988-04-20 | 1988-04-20 | 交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01268339A (ja) |
-
1988
- 1988-04-20 JP JP9548388A patent/JPH01268339A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60210048A (ja) | 異なるビツトレ−トの信号交換用のデイジタル交換回路網 | |
| JPS598120B2 (ja) | デイジタルスイツチング装置 | |
| JPS581362A (ja) | 回線モ−ドおよびパケツトモ−ドチヤンネル用の時分割切換システム | |
| JPS5854540B2 (ja) | 放送能力を具えた会議システム | |
| US4959830A (en) | Method and apparatus for through-connecting a wideband connection in a digital time switch | |
| JP2889027B2 (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| US5416773A (en) | Switching element having central memory for switching narrowband and broadband signals | |
| AU591987B2 (en) | Apparatus and method for tdm data switching | |
| US3970794A (en) | PCM time-division multiplex telecommunication network | |
| KR920009209B1 (ko) | 음성 및 데이타 합성/분리회로 | |
| GB1465076A (en) | Pcm tdm telecommunications systems | |
| JP2621602B2 (ja) | Ｉｓｄｎ用宅内装置 | |
| JPS6130799B2 (ja) | ||
| JP3028786B2 (ja) | デジタル伝送路の収容位置情報セーブ方式 | |
| US6901077B1 (en) | Timeslot interchange circuit supporting PCM, ADPCM, and multiple data channel connectivity to T1 and E1 circuits | |
| JPS5979697A (ja) | 通話路メモリ制御方式 | |
| JPH0654908B2 (ja) | 多元交換方式 | |
| JP3164548B2 (ja) | 回線交換網 | |
| JP2600494B2 (ja) | 分割ｈチャンネル交換伝送方式 | |
| JPS5850477B2 (ja) | 電子交換機装置 | |
| JPH0750907B2 (ja) | Ｉｓｄｎ加入者線信号処理装置 | |
| JPS5857939B2 (ja) | デイジタル通信方式 | |
| KR100562140B1 (ko) | 채널 집선 변환을 통한 신호 전송 방법 | |
| JPS5834061B2 (ja) | デイジタル可変多重変換装置 | |
| JPS5840994A (ja) | メモリアクセス方式 |