JPS5840994A - メモリアクセス方式 - Google Patents
メモリアクセス方式Info
- Publication number
- JPS5840994A JPS5840994A JP13908081A JP13908081A JPS5840994A JP S5840994 A JPS5840994 A JP S5840994A JP 13908081 A JP13908081 A JP 13908081A JP 13908081 A JP13908081 A JP 13908081A JP S5840994 A JPS5840994 A JP S5840994A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- control
- writing
- address
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、時分割電子交換機の通話路メモリの制御メモ
リに対するアクセス方式に関する。
リに対するアクセス方式に関する。
時分割電子式電話交換機では発呼電話機と被呼電話機と
を結ぶクロスバスイッチの如き機械式選択接続手段の代
りに半導体メモリを使用する。第１図はその概略を示す
図でＩＩＰＭは通話路メモリと呼ばれる上記メモリ、Ｃ
Ｍはその制御用メモリである。通話路ｔ１，４は時分割
され、各加入者および外線はそのタイムスロットを固定
的に＠当てられる。今タイムスーットｍ（図ではＴ８飄
で表わす）を割当てられた加入者ムとタイムスロットｎ
を割嶋てられた加入者Ｂ（この加入者は局外なら、墓は
Ｂが使用する仁とになりた外線トランクに割当てられ九
タイムスーットであシ、局内ならムと同様ＷＣ＠轟てら
れたタイムスロットである）が通話する場合を考えると
、加入者ムの発呼情報を受けてＣＣはメモリＣＭのｎｉ
ｌ地に被呼電話機のタイムスロット香号ｌを書込み、ま
た亀番地には番号論を書込む、カウンタ１０．１２はタ
イムスロットを規定するクロックを計数していてメモリ
８ＰＭＫタイムスｐット０．１．２・・・・・−・・が
到来するときはカウンタ計数値＃０，１．２＝−・ と
なっている、ｔたメモリ８ＰＭ、ＣＭは各タイムスロッ
ト切換える。そこで加入者Ａの音声信号のＰＣＭデータ
がタイムスロットＴＳｍＫのってメモリ８ＰＭに到来す
るときセレクタ１４は先ずカウンタ１０の計数値論を採
用し、メモリ８ＰＭのｍ番地ＫＴｌｉｍのＰＣＭデータ
が書込まれる。次に読取シサイクルに入るとセレクタ１
４．１６はメモリＣＭ、カラ／り１２側に切換り、カウ
ンタ１２の計数値もｍであるからメモリＣＭのｍ番地の
記憶データ１が読出され、これがセレクタ１４を通して
メモリ８ＰＭに入り該メモリのｎ番地の記憶情報Ｂが読
出され、これがタイムスロットＴ８ｍＫ乗って加入者ム
へ伝送される・記憶情報Ｂは加入者Ｂの音声信号のＰＣ
Ｍデータであり、加入者Ａのそれと同様にメモリ８ＰＭ
に書込まれたものである。即ち加入者Ｂの上記情報Ｂは
タイムスロットＴＳｎにの９てメモリＢＰＭＫ到来し、
その時カウンタ１０の計数値はｎであるから該情報Ｂは
ＳＰＭのｎ番地に書込まれる。メモ９８ＰＭＯｔｎ番地
に書込まれた情報人はカウンタ１２の計数値がｎのとき
読出され（０Ｍ出力はｍｌこれが８ＰＭのアドレス者！
へ伝送される。こうして加入者ム、Ｂ間の通話がメモリ
８ＰＭを介して打力われる。
を結ぶクロスバスイッチの如き機械式選択接続手段の代
りに半導体メモリを使用する。第１図はその概略を示す
図でＩＩＰＭは通話路メモリと呼ばれる上記メモリ、Ｃ
Ｍはその制御用メモリである。通話路ｔ１，４は時分割
され、各加入者および外線はそのタイムスロットを固定
的に＠当てられる。今タイムスーットｍ（図ではＴ８飄
で表わす）を割当てられた加入者ムとタイムスロットｎ
を割嶋てられた加入者Ｂ（この加入者は局外なら、墓は
Ｂが使用する仁とになりた外線トランクに割当てられ九
タイムスーットであシ、局内ならムと同様ＷＣ＠轟てら
れたタイムスロットである）が通話する場合を考えると
、加入者ムの発呼情報を受けてＣＣはメモリＣＭのｎｉ
ｌ地に被呼電話機のタイムスロット香号ｌを書込み、ま
た亀番地には番号論を書込む、カウンタ１０．１２はタ
イムスロットを規定するクロックを計数していてメモリ
８ＰＭＫタイムスｐット０．１．２・・・・・−・・が
到来するときはカウンタ計数値＃０，１．２＝−・ と
なっている、ｔたメモリ８ＰＭ、ＣＭは各タイムスロッ
ト切換える。そこで加入者Ａの音声信号のＰＣＭデータ
がタイムスロットＴＳｍＫのってメモリ８ＰＭに到来す
るときセレクタ１４は先ずカウンタ１０の計数値論を採
用し、メモリ８ＰＭのｍ番地ＫＴｌｉｍのＰＣＭデータ
が書込まれる。次に読取シサイクルに入るとセレクタ１
４．１６はメモリＣＭ、カラ／り１２側に切換り、カウ
ンタ１２の計数値もｍであるからメモリＣＭのｍ番地の
記憶データ１が読出され、これがセレクタ１４を通して
メモリ８ＰＭに入り該メモリのｎ番地の記憶情報Ｂが読
出され、これがタイムスロットＴ８ｍＫ乗って加入者ム
へ伝送される・記憶情報Ｂは加入者Ｂの音声信号のＰＣ
Ｍデータであり、加入者Ａのそれと同様にメモリ８ＰＭ
に書込まれたものである。即ち加入者Ｂの上記情報Ｂは
タイムスロットＴＳｎにの９てメモリＢＰＭＫ到来し、
その時カウンタ１０の計数値はｎであるから該情報Ｂは
ＳＰＭのｎ番地に書込まれる。メモ９８ＰＭＯｔｎ番地
に書込まれた情報人はカウンタ１２の計数値がｎのとき
読出され（０Ｍ出力はｍｌこれが８ＰＭのアドレス者！
へ伝送される。こうして加入者ム、Ｂ間の通話がメモリ
８ＰＭを介して打力われる。
第２図および第３図に示すように１通話路（〕為イウエ
イ）はＨＷＯ〜ＨＷｔ１の３２本、各ハイウェイの多重
度は３２（タイムスロットは〒ＳＯ〜〒８３１の５２個
）とすると、マルチプレクサＭＰＸの出側での多重度は
１０２４となる。セして１フレームの長さは１２５μｓ
（フレーム周波数は８ＭＨりとすると、ハイウェイでの
１タイムスロツトの長さは５．９μｌであり、これに８
ビツトが詰め込まれ、０番と１６１１のタイムスロット
が制御用タイムスロット、残りの３０タイムス四ツトが
音声データ用とされる。ｔたマルチプレクサ出側でのタ
イムスロットの数は１０２４、各々の長さは１２２ｍｇ
となる。第５図の■〜■は第２図の０〜０部分の信号の
状態を示す、メモリ８ＰＭ、ＣＭのアクセスはこの１２
２１１ｇの時間内で行なわねばならず、しかも前半は書
込み用、後半は読取シ用であるから、各々の時間は１２
２／２ ＝ ６１ｍＢである。第４図にこの時説明した
ものを示す。とれの時間制御ＩＣメモリとしても可成夛
高速であシ、このような高速に耐えるメモリは現在では
ＩＫＸ１ｂ口ＲＡＭ程度のものであり、それ以上高集積
度のＲＡＭは使用困難である。しかも高速動作させると
電力消費も大となるから放熱に留意する必要があり、実
装に制約が加わる。
イ）はＨＷＯ〜ＨＷｔ１の３２本、各ハイウェイの多重
度は３２（タイムスロットは〒ＳＯ〜〒８３１の５２個
）とすると、マルチプレクサＭＰＸの出側での多重度は
１０２４となる。セして１フレームの長さは１２５μｓ
（フレーム周波数は８ＭＨりとすると、ハイウェイでの
１タイムスロツトの長さは５．９μｌであり、これに８
ビツトが詰め込まれ、０番と１６１１のタイムスロット
が制御用タイムスロット、残りの３０タイムス四ツトが
音声データ用とされる。ｔたマルチプレクサ出側でのタ
イムスロットの数は１０２４、各々の長さは１２２ｍｇ
となる。第５図の■〜■は第２図の０〜０部分の信号の
状態を示す、メモリ８ＰＭ、ＣＭのアクセスはこの１２
２１１ｇの時間内で行なわねばならず、しかも前半は書
込み用、後半は読取シ用であるから、各々の時間は１２
２／２ ＝ ６１ｍＢである。第４図にこの時説明した
ものを示す。とれの時間制御ＩＣメモリとしても可成夛
高速であシ、このような高速に耐えるメモリは現在では
ＩＫＸ１ｂ口ＲＡＭ程度のものであり、それ以上高集積
度のＲＡＭは使用困難である。しかも高速動作させると
電力消費も大となるから放熱に留意する必要があり、実
装に制約が加わる。
通話路メモ９ ＳＰＭは多重度が上れば高速動作を要求
されるのは止むを得ないとしても、その制御用メモリＣ
Ｍは工夫の余地がある。即ち制御メモリは交信する両加
入者が使用するタイムスロット番号を通話路メモリの読
出し時に出力するものであるので、読出しにおいて通話
路メモリと同期している必要があるが、書込みｋついて
はそうではなく、発呼時に書込めば通話終了まで再書込
みの必要は表いものである。そしてタイムスロットは全
てが通話用に使用されるものではなく、その幾つか、前
記の例では〒ＳＯとＴＳ１６は制御情報用に使用され、
このタイムスロットでは通話路メモリへのアクセスは不
要である。従ってこのときを利用して制御メモリへの書
込みを行なえば、他のタイムスロットでは読取シ（即ち
８ＰＭへの読出し）のみを行なえる。つｔｂとのように
するとタイムスロット長全部、前記の例では１２２ｍｇ
全部を書込み（Ｔ２Ｏ，？８１４において）★九は読取
）（残プのτＢ全全部ｋ使用でき、動作速度を半分１ｆ
ｃ＠すことが可能である。このような速度になれば４［
Ｘｌｂ口ＲＡＭなどを使用でき、実装上も有利となる０
本発明はか＼る観点に立つものであって実施例を第６図
に、アクセス状況を第７＠ｌに示す。
されるのは止むを得ないとしても、その制御用メモリＣ
Ｍは工夫の余地がある。即ち制御メモリは交信する両加
入者が使用するタイムスロット番号を通話路メモリの読
出し時に出力するものであるので、読出しにおいて通話
路メモリと同期している必要があるが、書込みｋついて
はそうではなく、発呼時に書込めば通話終了まで再書込
みの必要は表いものである。そしてタイムスロットは全
てが通話用に使用されるものではなく、その幾つか、前
記の例では〒ＳＯとＴＳ１６は制御情報用に使用され、
このタイムスロットでは通話路メモリへのアクセスは不
要である。従ってこのときを利用して制御メモリへの書
込みを行なえば、他のタイムスロットでは読取シ（即ち
８ＰＭへの読出し）のみを行なえる。つｔｂとのように
するとタイムスロット長全部、前記の例では１２２ｍｇ
全部を書込み（Ｔ２Ｏ，？８１４において）★九は読取
）（残プのτＢ全全部ｋ使用でき、動作速度を半分１ｆ
ｃ＠すことが可能である。このような速度になれば４［
Ｘｌｂ口ＲＡＭなどを使用でき、実装上も有利となる０
本発明はか＼る観点に立つものであって実施例を第６図
に、アクセス状況を第７＠ｌに示す。
第６図は制御メモリＣＭとその周辺回路を示し従来の同
様回路部分を第５図に示す、制御用メモリへの書込みは
制御用タイムス四ツ）においてのみとすると、従来のよ
うに何時でも（正確には４１ｍＢ毎ｋ）書込み可能とい
う訳ではないのでこれに対処すぺ〈バッファまたはレジ
スタ２２．２４゜２６を設けるｅ ｃ ｃ （中央制御
部）詳しくはその情報受信分配装置８ＲＤよ）の書込み
アドレスＷＡおよび書込みデータＷＤは、それが発生し
た時点でバッファ２４．２６に書込んでおき、セレクタ
１６がＴＳＤ、ＴＳｌ６で読出しくＲ）側から書込み（
Ｗ）側へ切換わるとき、制御メモリＣＭの該Ｗム部へ該
ＷＤが書込まれる。なおセレクタ１６は第５図は各タイ
ムスロット毎ＫＲ，Ｗを繰り返すが、第６図ではＴＳＤ
とＴａ１６でのみＷ＊に切換わりその他の時間中はＲ側
忙ある。またと＼でいう〒５Ｏ９Ｔ８１６は各ハイウェ
イでのそれであ、９、ＭＰＸ出側つまシ本ＣＭ部分では
第３１１（ａ）Ｋ示すようにＴＳＯ〜Ｔ８３１ （図示
しないが）’ｒ８０に相当し、〒８１６はＴ８５１２〜
Ｔ８５４′５に相当する。またＷＡ、ＷＤは共に１０ビ
ツトであり、バッファ２４゜２６はそれらを収容でき、
かつ各々２ワ一ド分（ＣＣからの出力の２回分）程度の
容量を持つようＫしておく。ＷＡ、ＷＤの一例は第１図
に示し九ｍ（番地）とｎ（タイムスロット）、ｍ（番地
）トｎｔ（タイムスロット）である、なお、各加入者の
アドレスはハイウェイ番号とタイムスロット番号からな
り、８ＰＭへの書込みはタイムスロット別、その中がハ
イウェイ別となる。レジスタ２２はＣＣからの読出しＲ
１書込みＷ指定信号をバッファ２４．２６と同様に一時
蓄積するもので、書込みＷのときは制御メモリＣＭを書
込み可（ライトイネーブル：Ｗｌ）とし、読取りＲのと
きは制御メモリＣＭを読取抄モード圧する。とのＲ／’
Ｗ指定は制御用タイムスロットのとき行なわれ、従って
丁８０．〒８１６などの期間は第７図に示すようＫＣＣ
よプのＣＭアクセス期間となり、Ｗ指定なら前述の書込
みが行なわれ、Ｒ指定ならＣＭの読出しが行なわれ、読
出しデータは一時蓄積用のレジスタ２０を介してＣＣへ
送られる。なお書込みＷは必らず必要であるが、読取り
Ｒはそうではなく、機種によっては省略可能である。１
８は制御メモリＣＭの読出しデータ従って通話路メモリ
のアドレス情報を一時蓄積するレジスタであ！’、８Ｍ
Ｈｚとあるのはレジスタ１８などを駆動するクロックで
ある。なお図では単線で示しているがＭＰＸ出側ではデ
ータは８ビツトつまり１タイムスロット分が並列転送さ
れる。
様回路部分を第５図に示す、制御用メモリへの書込みは
制御用タイムス四ツ）においてのみとすると、従来のよ
うに何時でも（正確には４１ｍＢ毎ｋ）書込み可能とい
う訳ではないのでこれに対処すぺ〈バッファまたはレジ
スタ２２．２４゜２６を設けるｅ ｃ ｃ （中央制御
部）詳しくはその情報受信分配装置８ＲＤよ）の書込み
アドレスＷＡおよび書込みデータＷＤは、それが発生し
た時点でバッファ２４．２６に書込んでおき、セレクタ
１６がＴＳＤ、ＴＳｌ６で読出しくＲ）側から書込み（
Ｗ）側へ切換わるとき、制御メモリＣＭの該Ｗム部へ該
ＷＤが書込まれる。なおセレクタ１６は第５図は各タイ
ムスロット毎ＫＲ，Ｗを繰り返すが、第６図ではＴＳＤ
とＴａ１６でのみＷ＊に切換わりその他の時間中はＲ側
忙ある。またと＼でいう〒５Ｏ９Ｔ８１６は各ハイウェ
イでのそれであ、９、ＭＰＸ出側つまシ本ＣＭ部分では
第３１１（ａ）Ｋ示すようにＴＳＯ〜Ｔ８３１ （図示
しないが）’ｒ８０に相当し、〒８１６はＴ８５１２〜
Ｔ８５４′５に相当する。またＷＡ、ＷＤは共に１０ビ
ツトであり、バッファ２４゜２６はそれらを収容でき、
かつ各々２ワ一ド分（ＣＣからの出力の２回分）程度の
容量を持つようＫしておく。ＷＡ、ＷＤの一例は第１図
に示し九ｍ（番地）とｎ（タイムスロット）、ｍ（番地
）トｎｔ（タイムスロット）である、なお、各加入者の
アドレスはハイウェイ番号とタイムスロット番号からな
り、８ＰＭへの書込みはタイムスロット別、その中がハ
イウェイ別となる。レジスタ２２はＣＣからの読出しＲ
１書込みＷ指定信号をバッファ２４．２６と同様に一時
蓄積するもので、書込みＷのときは制御メモリＣＭを書
込み可（ライトイネーブル：Ｗｌ）とし、読取りＲのと
きは制御メモリＣＭを読取抄モード圧する。とのＲ／’
Ｗ指定は制御用タイムスロットのとき行なわれ、従って
丁８０．〒８１６などの期間は第７図に示すようＫＣＣ
よプのＣＭアクセス期間となり、Ｗ指定なら前述の書込
みが行なわれ、Ｒ指定ならＣＭの読出しが行なわれ、読
出しデータは一時蓄積用のレジスタ２０を介してＣＣへ
送られる。なお書込みＷは必らず必要であるが、読取り
Ｒはそうではなく、機種によっては省略可能である。１
８は制御メモリＣＭの読出しデータ従って通話路メモリ
のアドレス情報を一時蓄積するレジスタであ！’、８Ｍ
Ｈｚとあるのはレジスタ１８などを駆動するクロックで
ある。なお図では単線で示しているがＭＰＸ出側ではデ
ータは８ビツトつまり１タイムスロット分が並列転送さ
れる。
以上説明したように本発明によれば多重度は下げること
なく制御用メモリの動作速度を半減することができ、高
集積度メモリの使用可能、消費電力低減圧よる実装容易
化などの利点が得られる。
なく制御用メモリの動作速度を半減することができ、高
集積度メモリの使用可能、消費電力低減圧よる実装容易
化などの利点が得られる。
第１図は時分割電子交換機の概要を示すブロック図、第
２図は通話路と通話路メモリ部分のブロック図、第５図
の（＆） 、 （ｂ） 、 （Ｃ）は第２図のタイムス
ロット制御の説明図、第４図は制御メモリにおける従来
のタイムスロ、１ツト制御の説明図、Ｈ５図はモリにお
ける本発明に係るタイムスロット制御の説明図である。 図面で、ｓＰＭは通話路メモリ、ＣＭは制御メモリ、ｃ
ｃは制御部、２４．２６はレジスタ、４゜を鵞は通話路
、ＴＳＤ 、ＴＳ１６Ｆｉ制御用タイムスロット、残シ
のＴＳｌ 、Ｔａ２・・・・は音声信号コード伝送用タ
イムスロットである。 ５
２図は通話路と通話路メモリ部分のブロック図、第５図
の（＆） 、 （ｂ） 、 （Ｃ）は第２図のタイムス
ロット制御の説明図、第４図は制御メモリにおける従来
のタイムスロ、１ツト制御の説明図、Ｈ５図はモリにお
ける本発明に係るタイムスロット制御の説明図である。 図面で、ｓＰＭは通話路メモリ、ＣＭは制御メモリ、ｃ
ｃは制御部、２４．２６はレジスタ、４゜を鵞は通話路
、ＴＳＤ 、ＴＳ１６Ｆｉ制御用タイムスロット、残シ
のＴＳｌ 、Ｔａ２・・・・は音声信号コード伝送用タ
イムスロットである。 ５
Claims (1)
- 【特許請求の範囲】 通話路メモリおよび骸メモリの読出しアドレスを出力す
る制御メモリを備える時分割電子交換機の制御メモリア
クセス方式において、 制御部よ如の該制御メモリに対するアクセス用アドレス
及び書込みデータを一時蓄積するレジスタを設け、制御
メモリに対するアクセスは、通話路の音声データ用タイ
ムスロット群間に挿入される制御用タイムスロットの到
来時点において前記レジスタの内容を用いて行なう仁と
を特徴とするメモリアクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13908081A JPS5840994A (ja) | 1981-09-03 | 1981-09-03 | メモリアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13908081A JPS5840994A (ja) | 1981-09-03 | 1981-09-03 | メモリアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5840994A true JPS5840994A (ja) | 1983-03-10 |
Family
ID=15237013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13908081A Pending JPS5840994A (ja) | 1981-09-03 | 1981-09-03 | メモリアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840994A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5673999A (en) * | 1979-11-21 | 1981-06-19 | Nec Corp | Control system for time sharing service line |
-
1981
- 1981-09-03 JP JP13908081A patent/JPS5840994A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5673999A (en) * | 1979-11-21 | 1981-06-19 | Nec Corp | Control system for time sharing service line |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771420A (en) | Time slot interchange digital switched matrix | |
| US4603416A (en) | (Time division multiplex) switching system for routing trains of constant length data packets | |
| US6226338B1 (en) | Multiple channel data communication buffer with single transmit and receive memories | |
| US4901308A (en) | Digital bridge for a time slot interchange digital switched matrix | |
| USRE34305E (en) | Switching system and method of construction thereof | |
| US4280217A (en) | Time division switching system control arrangement | |
| JPS62154934A (ja) | リング通信システム | |
| US5805590A (en) | Switching device for digital data networks and asynchronous transfer mode | |
| JPS598120B2 (ja) | デイジタルスイツチング装置 | |
| EP0809380A2 (en) | Switching system for switching a fixed-length cell | |
| JPS6123717B2 (ja) | ||
| JP2677670B2 (ja) | ２つのバス間における交差回路 | |
| US4545053A (en) | Time slot interchanger | |
| JPS59501439A (ja) | デマルチプレクサ回路 | |
| JPS5840994A (ja) | メモリアクセス方式 | |
| US3697696A (en) | Method for the signal exchange in telecommunication,particularly telephone exchanges employing time-division multiplexing | |
| US4122310A (en) | Space stage in a PCM-exchange | |
| JP3009745B2 (ja) | 信号情報のチャンネル同期交換の方法 | |
| KR920009209B1 (ko) | 음성 및 데이타 합성/분리회로 | |
| JPS6130799B2 (ja) | ||
| JPS5814120B2 (ja) | 時分割交換センタ用信号転送方式 | |
| JPH02202145A (ja) | パケットスイッチング交換装置およびその入力変換装置 | |
| JPS631294A (ja) | 時間スイツチ | |
| KR890000843B1 (ko) | 타임 스위치의 인워드 동작회로 | |
| JPS6346899A (ja) | 時分割通話路 |