JPH01268420A - 電断検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電源回路の入力電圧の低下を検出する電断検出
回路に関し、特にこの回路の誤動作を防止する回路に関
するものである。

〔従来の技術〕

従来この種の回路としては第３図に示される構成のもの
が知られている。

すなわち同図において、入力電圧検出回路１は所定の基
準電圧ｖＩ！よりも入力電圧ＶＩＮの方が高い場合には
ｒＬ（ロー）」信号、低い場合にはｒＨ（ハイ）」信号
をスイ・ノチングトランジスタ２のベースへ供給する。

このため、スイッチングトランジスタ２のコレクタに接
続された出力端子３には、基準電圧■３．〉入力電圧■
８．４の場合には「Ｈ」、基準電圧■４．〈入力電圧Ｖ
ＩＮの場合には「■、」の信号が出力される。なお、ス
イッチングトランジスタ２のコレクタは抵抗４を介して
電源電圧ＶＣＣに吊り上げられている。

また、第４図に示すように、（ａ）に示される電源回路
の入力電圧ＶＩＮが徐々に低下し、入力電圧ＶＩＮ＜基
準電圧ＶＩ３となると、（ｂ）に示される入力電圧検出
回路１の出力信号である入力電圧検出信号はｒＬＪ→ｒ
ＨＪへ変化し、（ｄ）に示される出力端子３から出力さ
れる信号のレベルはほぼ電源電圧と同じ電位のハイレベ
ルからほぼ接地電位と同じ電位のローレベルとなる。

〔発明が解決しようとする課題〕

しかし、同図（ｃ）に示されるように電源電圧ＶＣＣが
低下すると、入力電圧検出回路１の電源が不足して出力
しているｒＨＪ信号を保持できなくなり、−旦ｒＨＪと
なった人力検出信号は、入力端子、８〈基準電圧ｖ１３
にも係わらず、再びｒＬＪ信号に戻る。そして、このｒ
ＬＪ信号に戻る瞬間に電源電圧ＶＣＣが０でない場合に
は（ｄ）に示されるように誤った出力信号が出力端子３
から出力されてしまう。なお、この出力信号は電源電圧
Ｖ、Ｃとほぼ同じ電位のものである。このように、従来
の電断検出回路は、入力電圧検出回路の電源電圧が不足
した場合に誤動作をするという課題を有していた。

〔課題を解決するための手段〕

本発明はこのような課題を解消するために為されたもの
で、電源回路の入力電圧が低下した時に信号を出力する
入力電圧検出回路と、この入力電圧検出回路の出力する
信号をベースに入力しエミッタが接地されコレクタを出
力端子とするＮＰＮトランジスタと、電源電圧が低下し
た時にオフし電源電圧が増加した時にオンするシャント
レギュレータと、このシャントレギュレータのカソード
がベースに接続されエミッタが電源電圧に吊り上げられ
コレクタが前記のＮＰＮ　トランジスタのコレクタに接
続されたＰＮＰ　トランジスタとから構成されるもので
ある。

〔作　用〕

入力端子の低下はシャントレギュレータにより検知され
てＰＮＰ　トランジスタはオフされ、電源供給端子から
出力端子への供給電圧はカットされる。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す回路図である。

同図において、入力電圧検出回路１１の出力はＮＰＮト
ランジスタであるスイッチングトランジスタ１２のベー
スに接続され、スイッチングトランジスタ１２のコレク
タは出力端子１３に接続されている。また、このベース
、エミッタ間には抵抗１４が接続され、エミッタは接地
されている。

さらに、このスイッチングトランジスタ１２のコレクタ
は抵抗１５を介してＰＮＰトランジスタであるスイッチ
ングトランジスタ１６のコレクタに接続され、このスイ
ッチングトランジスタ１６のエミッタは電源供給端子１
７に接続されて電源電圧ＶＣＣが供給されている。

この電源供給端子１７を介する電源電圧ＶＣＣは抵抗１
８．１９によって分圧されてシャントレギュレータ２０
のリファレンスに入力されており、このシャントレギュ
レータ２０のカソードは抵抗２１．２２を介して電源供
給端子１７に接続されている。また、スイッチングトラ
ンジスタ１６のベースはこれら抵抗２１．２２の接続点
に接続されている。

このような構成において、第２図の波形図を参照して動
作について説明する。

同図（ａ）は電源回路に入力される入力電圧Ｖ、Ｎおよ
び予め設定されている所定の基準電圧Ｖ＋Ｓ、（ｂ）は
入力電圧検出回路１１の出力する入力電圧検出信号、（
Ｃ）は電源供給端子１７に供給される電源電圧■。、お
よび予め設定されている所定の基準電圧ＶＣ！、（ｄ）
はスイッチングトランジスタ１２のコレクタ電圧ＶＣＣ
”、（ｅ）は出力端子１３から出力される出力信号を表
す。

入力電圧ｖ１８〉基準電圧ＶＩ５となって入力電圧検出
信号がｒＬＪとなっている場合はスイッチングトランジ
スタ１２はオフになる。また、電源電圧ＶＣＣが基準電
圧ＶＣＳよりも高くなっていると検出抵抗１８．１９に
よりシャントレギュレータ２０はオンの状態となり、抵
抗２１，２２およびシャントレギュレータ２０には電流
が流れて抵抗２２の両端には電圧が生じ、スイッチング
トランジスタ１６がオンとなる。このため、出力端子１
３には電源電圧■。、とほぼ同じ電圧のｒＨＪ信号が出
力される。しかし、入力電圧検出信号がｒＬＪ−ｒＨＪ
となった後に入力電圧Ｖｌ’Ｎ＜基準電圧■１、となる
と、入力電圧検出回路１１の電源が低下して再び入力電
圧検出信号はｒＨＪ→ｒＬＪへ変化する。しかし、この
場合においては、入力電圧■、が低下したことにより電
源電圧ＶＣＣも低下し、この電源電圧Ｖｃ＋ｊｌ＜基準
電圧ＶＣ５より低い電圧となった瞬間にシャントレギュ
レータ２０はただちにオフする。このため、抵抗２２の
両端の電圧は消滅してスイッチングトランジスタ１６も
オフし、電源供給端子１７から出力端子１３への供給電
圧はカットされる。このため、スイッチングトランジス
タ１２のコレクタ電圧はほぼ接地電位と同じ電位である
ｒＬＪ状態を保持しつづけ、出力端子１３には従来のよ
うに誤ったｒＨＪ信号は出力されない。

〔発明の効果〕

以上説明したように本発明は、電源回路の入力端子が低
下した時に信号を出力する入力電圧検出回路と、この入
力電圧検出回路の出力する信号をベースに入力しエミッ
タが接地されコレクタを出力端子とするＮＰＮトランジ
スタと、電源電圧が低下した時にオフし電源電圧が増加
した時にオンするシャントレギュレータと、このシャン
トレギュレータのカソードがベースに接続されエミッタ
が電源電圧に吊り上げられコレクタが前記のＮＰＮトラ
ンジスタのコレクタに接続されたＰＮＰトランジスタと
から構成したことにより、入力電圧の低下はシャントレ
ギュレータにより検知されてＰＮＰ　Ｉ−ランジスタは
オフされ、電源供給端子から出力端子への供給電圧はカ
ットされる。このため、従来の回路のように、入力電圧
検出回路の電源電圧が不足した場合に誤動作をするとい
う課題は解消されるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例を表す回路図、第２図はこの
回路図の各部の波形を示す波形図、第３図は従来の構成
を表す回路図、第４図はこの従来の回路図の各部の波形
を示す波形図である。 １１・・・入力電圧検出回路、１２．１６・・・スイッ
チングトランジスタ、１３・・・出力端子、１４，１５
，１８．１９，２１．２２・・・抵抗、１７・・・電源
供給端子、２０・・・シャントレギュレータ。

Claims (1)

【特許請求の範囲】
1. 電源回路の入力電圧を所定の第１の基準電圧と比較して
   前記入力電圧がこの第１の基準電圧より低下した時に信
   号を出力する入力電圧検出回路と、この入力電圧検出回
   路の出力する前記信号をベースに入力しエミッタが接地
   されコレクタを出力端子とするＮＰＮトランジスタと、
   電源電圧を所定の第２の基準電圧と比較して前記電源電
   圧がこの第２の基準電圧より低下した時にオフし前記電
   源電圧がこの第２の基準電圧より増加した時にオンする
   シャントレギュレータと、このシャントレギュレータの
   カソードが抵抗を介してベースに接続されエミッタが電
   源電圧に吊り上げられコレクタが抵抗を介して前記ＮＰ
   Ｎトランジスタのコレクタに接続されたＰＮＰトランジ
   スタとから構成される電断検出回路。