JPS6327457Y2 - - Google Patents
Info
- Publication number
- JPS6327457Y2 JPS6327457Y2 JP1980063139U JP6313980U JPS6327457Y2 JP S6327457 Y2 JPS6327457 Y2 JP S6327457Y2 JP 1980063139 U JP1980063139 U JP 1980063139U JP 6313980 U JP6313980 U JP 6313980U JP S6327457 Y2 JPS6327457 Y2 JP S6327457Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- emitter
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は電源供給回路に関し、特に電源投入及
び遮断時に所定時間のずれをもつて立上がり又立
下がる２つの電源電圧を他の回路に供給する電源
供給回路に関するものである。
び遮断時に所定時間のずれをもつて立上がり又立
下がる２つの電源電圧を他の回路に供給する電源
供給回路に関するものである。
かかる電源供給回路は、例えばオーデイオ機器
において電源投入時や遮断時に発生するいわゆる
ポツプノイズ（衝撃雑音）のミユーテイング等の
ために用いられる。すなわち、オーデイオ用アン
プ等の様にヘツドアンプ、トーンアンプ及びパワ
ーアンプと多段増幅する場合において、立上がり
が早くかつ立下がりが遅い第１の電源電圧をヘツ
ドアンプ及びトーンアンプに供給し、立上がりが
遅くかつ立下がりが早い第２の電源電圧をパワー
アンプに供給することによつてヘツドアンプ、ト
ーンアンプより発生する電源投入及び遮断時の雑
音をパワーアンプで遮断するものである。
において電源投入時や遮断時に発生するいわゆる
ポツプノイズ（衝撃雑音）のミユーテイング等の
ために用いられる。すなわち、オーデイオ用アン
プ等の様にヘツドアンプ、トーンアンプ及びパワ
ーアンプと多段増幅する場合において、立上がり
が早くかつ立下がりが遅い第１の電源電圧をヘツ
ドアンプ及びトーンアンプに供給し、立上がりが
遅くかつ立下がりが早い第２の電源電圧をパワー
アンプに供給することによつてヘツドアンプ、ト
ーンアンプより発生する電源投入及び遮断時の雑
音をパワーアンプで遮断するものである。
第１図に従来の電源供給回路の回路図が示され
ており、電源電圧Ｖc.c.の入力端と接地間には抵抗
ＲとコンデンサＣが直列接続されている。コンデ
ンサＣにはツエナーダイオードZD1が並列接続さ
れ、また抵抗ＲとコンデンサＣの共通接続点には
トランジスタQ1のベースが接続されている。ト
ランジスタQ1のコレクタは電源電圧Ｖc.c.の入力
端に接続され、そのエミツタは第１の電圧E1を
出力する出力端となる。また、トランジスタＱの
エミツタにはツエナーダイオードZD2のカソード
が接続されており、このアノードは第２の電圧
E2を出力する出力端となる。
ており、電源電圧Ｖc.c.の入力端と接地間には抵抗
ＲとコンデンサＣが直列接続されている。コンデ
ンサＣにはツエナーダイオードZD1が並列接続さ
れ、また抵抗ＲとコンデンサＣの共通接続点には
トランジスタQ1のベースが接続されている。ト
ランジスタQ1のコレクタは電源電圧Ｖc.c.の入力
端に接続され、そのエミツタは第１の電圧E1を
出力する出力端となる。また、トランジスタＱの
エミツタにはツエナーダイオードZD2のカソード
が接続されており、このアノードは第２の電圧
E2を出力する出力端となる。
かかる構成において、第２図に示す如く、電源
を投入することにより抵抗ＲとコンデンサＣによ
る時定数によつて電圧E1が上昇する。電圧E1が
ツエナーダイオードZD2のツエナー電圧VZD2に達
すると電圧E2が立上がりE2＝E1−VZD2なる電圧
値となる。ここで、RCの時定数を固定すると時
間遅れt1を長く設定するためにはツエナー電圧
VZD2を大きくしなければならなく、これにより電
圧E2が低くなつてしまう。一方、ツエナー電圧
VZD2を定めると時間遅れt1はRCの時定数により
調整しなければならない。電圧E1，E2はその供
給先の回路例えば増幅器等により制約され、また
RCはリツプルフイルターの機能から制約を受け
るためにかかる制約の中でt1を設定するのは困難
度が大きい。また、電圧E1が安定する前に電圧
E2が立上がるためにミユーテイング等の効果の
面でも不充分である。
を投入することにより抵抗ＲとコンデンサＣによ
る時定数によつて電圧E1が上昇する。電圧E1が
ツエナーダイオードZD2のツエナー電圧VZD2に達
すると電圧E2が立上がりE2＝E1−VZD2なる電圧
値となる。ここで、RCの時定数を固定すると時
間遅れt1を長く設定するためにはツエナー電圧
VZD2を大きくしなければならなく、これにより電
圧E2が低くなつてしまう。一方、ツエナー電圧
VZD2を定めると時間遅れt1はRCの時定数により
調整しなければならない。電圧E1，E2はその供
給先の回路例えば増幅器等により制約され、また
RCはリツプルフイルターの機能から制約を受け
るためにかかる制約の中でt1を設定するのは困難
度が大きい。また、電圧E1が安定する前に電圧
E2が立上がるためにミユーテイング等の効果の
面でも不充分である。
よつて、本考案の目的は、２つの供給電圧をほ
ぼ同じ電圧値に設定できると共に双方の立上が
り、立下がりに充分な時間ずれを持たすことが可
能な電源供給回路を提供することである。
ぼ同じ電圧値に設定できると共に双方の立上が
り、立下がりに充分な時間ずれを持たすことが可
能な電源供給回路を提供することである。
以下、本考案の実施例を図面を参照して詳細に
説明する。
説明する。
第３図は本考案による一実施例の回路図であ
り、図中第１図と同等部分は同一符号により示さ
れている。図において、電源電圧Ｖc.c.の入力端と
接地間には直列接続された抵抗ＲとコンデンサＣ
からなる充放電回路が接続されており、この充放
電回路の出力端すなわち抵抗ＲとコンデンサＣの
共通接続点にはトランジスタQ1のベースが接続
されている。トランジスタQ1のコレクタは電源
ラインに接続され、そのエミツタは第１の電圧
E1を出力する出力端となる。
り、図中第１図と同等部分は同一符号により示さ
れている。図において、電源電圧Ｖc.c.の入力端と
接地間には直列接続された抵抗ＲとコンデンサＣ
からなる充放電回路が接続されており、この充放
電回路の出力端すなわち抵抗ＲとコンデンサＣの
共通接続点にはトランジスタQ1のベースが接続
されている。トランジスタQ1のコレクタは電源
ラインに接続され、そのエミツタは第１の電圧
E1を出力する出力端となる。
トランジスタQ1のベースには定電圧源として
のツエナーダイオードZD1のカソードが接続され
ている。ツエナーダイオードZD1のアノードには
エミツタが接地されたトランジスタQ2のベース
が接続されており、このトランジスタQ2のコレ
クタはスイツチング素子としてのトランジスタ
Q3のベースに接続されている。トランジスタQ3
はエミツタのトランジスタQ1のエミツタに接続
されており、そのコレクタを第２の電圧E2を出
力する出力端としている。
のツエナーダイオードZD1のカソードが接続され
ている。ツエナーダイオードZD1のアノードには
エミツタが接地されたトランジスタQ2のベース
が接続されており、このトランジスタQ2のコレ
クタはスイツチング素子としてのトランジスタ
Q3のベースに接続されている。トランジスタQ3
はエミツタのトランジスタQ1のエミツタに接続
されており、そのコレクタを第２の電圧E2を出
力する出力端としている。
かかる構成の回路動作を第４図の波形図を参照
して説明する。
して説明する。
まず、電源を投入することにより抵抗Ｒとコン
デンサＣによる時定数によつてトランジスタQ1
のベースに電圧が印加される。これにより、トラ
ンジスタQ1のエミツタにはベース電圧よりベー
ス・エミツタ間電圧VBE1だけ低い電圧が導出さ
れ、第１の電圧E1として他の回路に供給される。
ここで、ツエナーダイオードZD1のツエナー電圧
をVZD1、トランジスタQ2のベース・エミツタ間
電圧をVBE2とすれば、トランジスタQ1のベース
電圧がVZD1＋VBE2に達することによりツエナーダ
イオードZD1に電流が流れ第１の電圧E1を一定に
保持すると共にトランジスタQ2をオンさせる。
これにより、トランジスタQ3もオンとなりその
コレクタには第１の電圧E1よりトランジスタQ3
のオン電圧VCE(SAT)3だけ低い電圧が導出され、第
２の電圧E2として他の回路に供給される。安定
状態での電圧E1はE1＝VZD1＋VBE2−VBE1であり、
VBE1≒VBE2とするとE1≒VZD1となる。一方、電圧
E2はトランジスタQ3のベース電流を充分流して
おくことによりオン電圧VCE(SAT)3を小さくできる
ために電圧E1にほぼ同じ電圧値となる。なお、
電源遮断時にはトランジスタQ1のベース電圧が
VZD1＋VBE2以下になると同時に電圧E2が消滅し、
電圧E1は抵抗ＲとコンデンサＣの時定数によつ
て減少する。
デンサＣによる時定数によつてトランジスタQ1
のベースに電圧が印加される。これにより、トラ
ンジスタQ1のエミツタにはベース電圧よりベー
ス・エミツタ間電圧VBE1だけ低い電圧が導出さ
れ、第１の電圧E1として他の回路に供給される。
ここで、ツエナーダイオードZD1のツエナー電圧
をVZD1、トランジスタQ2のベース・エミツタ間
電圧をVBE2とすれば、トランジスタQ1のベース
電圧がVZD1＋VBE2に達することによりツエナーダ
イオードZD1に電流が流れ第１の電圧E1を一定に
保持すると共にトランジスタQ2をオンさせる。
これにより、トランジスタQ3もオンとなりその
コレクタには第１の電圧E1よりトランジスタQ3
のオン電圧VCE(SAT)3だけ低い電圧が導出され、第
２の電圧E2として他の回路に供給される。安定
状態での電圧E1はE1＝VZD1＋VBE2−VBE1であり、
VBE1≒VBE2とするとE1≒VZD1となる。一方、電圧
E2はトランジスタQ3のベース電流を充分流して
おくことによりオン電圧VCE(SAT)3を小さくできる
ために電圧E1にほぼ同じ電圧値となる。なお、
電源遮断時にはトランジスタQ1のベース電圧が
VZD1＋VBE2以下になると同時に電圧E2が消滅し、
電圧E1は抵抗ＲとコンデンサＣの時定数によつ
て減少する。
この様にして得られた電圧E1及びE2を、例え
ば第５図に示す如く増幅器Ａ及び電子スイツチＳ
からなる電子回路にそれぞれ供給した場合、電子
スイツチＳにおける電源電圧に起因する最大出力
の低下は従来の電源供給回路を用いた場合より少
なくなる。また、電圧E1が安定してから電圧E2
が供給されるため増幅器Ａの電源投入時の過渡出
力を電子スイツチＳで遮断できるため別にトリガ
信号を用いなくても電圧E2により制御できる。
ば第５図に示す如く増幅器Ａ及び電子スイツチＳ
からなる電子回路にそれぞれ供給した場合、電子
スイツチＳにおける電源電圧に起因する最大出力
の低下は従来の電源供給回路を用いた場合より少
なくなる。また、電圧E1が安定してから電圧E2
が供給されるため増幅器Ａの電源投入時の過渡出
力を電子スイツチＳで遮断できるため別にトリガ
信号を用いなくても電圧E2により制御できる。
以上詳述した如く、本考案によれば、トランジ
スタのスイツチングにより電圧E2を導出してい
るため電圧E2を電圧E1とほぼ同じ電圧値に設定
できると共に、電圧E2の電圧値に関係なく時間
遅れの設定が可能である。また、電圧E1が一定
になつた後電圧E2が導出されるため直列接続さ
れた回路群に電圧を供給する場合に電圧E1を前
段、電圧E2を後段に供給することにより電圧E1
の過渡応答に基づく雑音を後段で遮断することが
できる。
スタのスイツチングにより電圧E2を導出してい
るため電圧E2を電圧E1とほぼ同じ電圧値に設定
できると共に、電圧E2の電圧値に関係なく時間
遅れの設定が可能である。また、電圧E1が一定
になつた後電圧E2が導出されるため直列接続さ
れた回路群に電圧を供給する場合に電圧E1を前
段、電圧E2を後段に供給することにより電圧E1
の過渡応答に基づく雑音を後段で遮断することが
できる。
第１図は従来の電源供給回路の一例を示す回路
図、第２図は第１図の動作を説明するための波形
図、第３図は本考案による一実施例の回路図、第
４図は第３図の動作を説明するための波形図、第
５図は第３図における電圧E1及びE2の供給先の
回路例を示す図である。 主要部分の符号の説明、Q1，Q2，Q3……トラ
ンジスタ、ZD1，ZD2……ツエナーダイオード、
Ａ……増幅器、Ｓ……電子スイツチ。
図、第２図は第１図の動作を説明するための波形
図、第３図は本考案による一実施例の回路図、第
４図は第３図の動作を説明するための波形図、第
５図は第３図における電圧E1及びE2の供給先の
回路例を示す図である。 主要部分の符号の説明、Q1，Q2，Q3……トラ
ンジスタ、ZD1，ZD2……ツエナーダイオード、
Ａ……増幅器、Ｓ……電子スイツチ。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 電源ラインと基準電位点間に接続された基準
電位点側にコンデンサを含む充放電回路と、こ
の充放電回路の出力端と該基準電位点間に接続
された定電圧源と、前記充放電回路の出力端に
ベースが該電源ラインにコレクタがそれぞれ接
続されたトランジスタと、このトランジスタの
エミツタに入力端が接続されたスイツチング素
子と、前記定電圧源に電流が流れたことを検出
して前記スイツチング素子をオンせしめる制御
素子とを含み、前記トランジスタのエミツタ及
び前記スイツチング素子の出力端からそれぞれ
第１及び第２の出力電圧を導出することを特徴
とする電源供給回路。 (2) 前記定電圧源がツエナーダイオードであるこ
とを特徴とする実用新案登録請求の範囲第１項
記載の電源供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980063139U JPS6327457Y2 (ja) | 1980-05-08 | 1980-05-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980063139U JPS6327457Y2 (ja) | 1980-05-08 | 1980-05-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56164643U JPS56164643U (ja) | 1981-12-07 |
| JPS6327457Y2 true JPS6327457Y2 (ja) | 1988-07-25 |
Family
ID=29657386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980063139U Expired JPS6327457Y2 (ja) | 1980-05-08 | 1980-05-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6327457Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5171602A (en) * | 1974-12-18 | 1976-06-21 | Mitsubishi Electric Corp | Shingodensokeino dengenkairo |
-
1980
- 1980-05-08 JP JP1980063139U patent/JPS6327457Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56164643U (ja) | 1981-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369308A (en) | Power transistor switching circuit with controlled turn-off | |
| US3935513A (en) | Protective circuit for transistor amplifier | |
| JPS6327457Y2 (ja) | ||
| US4085340A (en) | Range switching transient eliminator circuit | |
| JPH11163648A (ja) | 音声ミュート回路 | |
| JPH0620167B2 (ja) | スプリアス信号低減化回路 | |
| JPS6339162B2 (ja) | ||
| US4256981A (en) | Circuit arrangement for generating a pulse with a delayed edge | |
| JPH0352023Y2 (ja) | ||
| JPS6122345Y2 (ja) | ||
| US5126591A (en) | Electronic comparator device with hysteresis | |
| JPH03295472A (ja) | オーディオ信号のピークホールド回路 | |
| KR940003349B1 (ko) | 과도상태시 팦콘노이즈가 없는 증폭기 | |
| JPS5837135Y2 (ja) | ミユ−テイング信号発生回路 | |
| JPH0611624Y2 (ja) | ミューティング回路 | |
| JPS6311768Y2 (ja) | ||
| KR920004925B1 (ko) | 잡음뮤팅 및 정전압 제어회로 | |
| KR880001800B1 (ko) | 뮤팅 회로를 내장한 소전력 증폭용 집적회로 | |
| JPS6316760B2 (ja) | ||
| JPH0311939Y2 (ja) | ||
| JPH08148942A (ja) | 増幅器 | |
| JPS587685Y2 (ja) | ミュ−ティング回路 | |
| JPH077910B2 (ja) | パワ−オン・リセツト回路 | |
| JPH0722930A (ja) | インピーダンス切替回路 | |
| JPS6046572B2 (ja) | 電源投入時誤動作防止回路 |