JPH01270433A - 制御信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、制御信号発生回路に関し、特に、デジタル無
線方式に用いられる多値直交振幅変調、または多移相変
調方式用干渉雑音消去器における可変タップ利得制御信
号を得るための制御信号発主回路に関する。

［従来の技術］ 近年、デジタル無線方式において周波数の利用のため、
多値化が進んでいる。一方、多値数が増すにつれて、白
信号以外からの干渉（コチャネル干渉や隣接チャンネル
干渉等）の影響が大きくなっている。このため、これら
の干渉を除去する干渉雑音消去器の開発が進められてお
り１例えば昭６２年電子情報通信学会総合全国大会Ｎｏ
、　２１５７で発表されたものがある。

この干渉雑音消去器は、トランスバーサルフィルタの可
変タップ利得制御信号を発生するため。

第６図に示すような相関信号発生回路を用いている。

すなわち、第６図において、端子５１には主波側復調器
（図示せず）より供給される誤差信号Ｅ、端子５２には
干渉波側復調器（図示せず）より供給される象限信号り
、端子５３には主波［！調器にて再生されたクロック信
号ＣＬＫＩがそれぞれ印加される。前記誤差信号Ｅは、
フリップフロップ２１ないし２２に継続接続され、また
象限信号りは、フリップフロップ２３ないし２４に継続
接続され、それぞれＥ。、Ｄ、、およびそれらを１ビツ
ト遅延したＥＩ、Ｄｌを出力する。

また、クロック信号ＣＬＫＩは前記フリップフロップ２
１ないし２４にクロックパルスとして入力される。前記
フリップフロップ２１ないし２４の出力は、第６図に示
すように、排他的論理和回路２５ないし２７に入力され
、誤差信号と象限信号の間で相関がとられる。前記排他
的論理和回路２５ないし２７の出力は、積分回路２８な
いし３０にそれぞれ入力され、時間平均化されて可変タ
ップ制御信号Ｃ、、ＣおよびＣ−Ｉとして端子５４ない
し５６にそれぞれ出力される。

これらの関係を次式に示す。

ただし、Φは排他的論理和を。

は時間平均を表わす。

この制御アルゴリズムは１周知のようにＤが干渉雑音消
去後の象限信号であれば、　Ｚ　Ｆ　（Ｚｅｒｏ−Ｆｏ
ｒｃｉｎｇ）法と呼ばれ、干渉雑音消去前の象限信号で
あれば、　Ｍ　Ｚ　Ｆ　（Ｍｏｄｉｆｉｅｄ　Ｚｅｒｏ
−Ｆｏｒｃｉｎｇ）法と呼ばれる。そして、これらはト
ランスバーサルフィルタを用いた干渉消去器に広く用い
られる。

［解決すべき問題点コ しかし、上述した従来の相関信号発生回路は。

これを干渉雑音消去器に用いた場合、主波側の変調速度
（クロック周波数）ｆｌと、干渉波側の変調速度（クロ
ック周波数）ｆ、かわずかに異なる。いわゆる非同期の
場合に次のような欠点を有していた。

すなわち、主波側の誤差信号Ｅと主波側のクロック信号
ＣＬＫＩは、同期しているのでフリップフロップ２１に
おいて正確に読み込むことができるが、干渉波側の象限
信号と主波側のクロック信号ＣＬには非同期であるため
、フリップフロップ２１が入力クロックパルスの立上が
りでデータを読み込むとすると、第７図に示すように、
干渉波側の象限信号りがＨからＬまたは、ＬからＨへ移
る過渡状態（変化点）でクロック信号ＣＬＫが立上がる
と、読み込み誤りを起こす（第７図の例においては、“
Ｌ″レベルか出力されない）。

この現象は、シフトレジスタ自身や、それに接続される
他の回路の浮遊容量が大きいと過渡状態の波形のなまり
が大きくなり、識別しきい値に対しての対称性が悪くな
るためより起こりやすくなる（第７図の例においては、
図に示した区間Ｔにおいて、読み込みクロック信号が立
ち上がるときは正しい識別出力は得られない）。

このような論理誤りか起こると、正しいトランスバーサ
ルフィルタのタップ制御信号が生成されないため、干渉
雑音消去能力が低下するのみならず、制御膜りによりル
ープ制御が発散し、復調機能そのものを完全に喪失して
しまう。

本発明は、上記の問題点にかんがみてなされたもので、
主波側のクロック周波数ｆ、と干渉波側のクロック周波
数ｆ２か非同期の場合でも、安定して動作する制御信号
発生回路の提供を目的とする。

［問題点の解決手段］ 本発明の制御信号発生回路は、上記目的を達成するため
、デジタル無線通信方式に用いられる干渉雑音消去器に
おいて、干渉波側変調速度をクロック周波数とした干渉
波クロック信号を入力とする第１の移相回路と、主波側
変調速度をクロック周波数とした主波クロック信号を一
方の入力とじ、前記第１の移相回路の出力をもう一方の
入力とする論理和回路と、前記主波側クロック信号を入
力とする第２の移相回路と、前記第２の移相回路の出力
を入力とする第３の移相回路と、主波側誤差信号をデー
タ入力とし、前記第１の移相回路の出力をクロック入力
とする第１のフリップフロップと、干渉波側象限信号を
データ入力とし。

前記論理和回路の出力をクロック入力とするＷ４２のプ
リップフロップと、前記第１の７リツプ７０ツブの出力
を誤差信号入力とし、前記第２のフリップフロップ出力
を象限信号を入力とし、前記第３の移相回路出力をクロ
ック信号入力として、タップ制御信号を出力する相関信
号発生回路とを具備した構成としである。

Ｃ実施例］ 以下１本発明の実施例について図面を参照して説明する
。

第１図は、三個のタップ制御信号を発生する場合の一実
施例のブロック構成図を示す。

同図において、１，２，３．４はそれぞれ入力信号端子
、５，６．７はそれぞれ出力信号端子、第１．１２．１
３はそれぞれ第１．第２．第３の移相回路、１４は論理
和回路、１５．１６はフリップフロップ、１０１は相関
信号発生回路である。

入力端子ｌおよび３には主波側復調器（図示せず）より
主波ｇｓＷ差信号Ｅおよび、主波側クロック信号ＣＬＫ
Ｉかそれぞれ入力される。また、入力端子２および４に
は、干渉波側復調器（図示せず）より干渉波側象限信号
りおよび干渉波側クロック信号ＣＬＫ２がそれぞれ入力
される。主波側誤差信号と干渉波側クロック信号とのタ
イミング関係および、干渉波側象限信号と干渉波側クロ
ック信号とのタイミング関係は第２図に示すごとく、デ
ータの変化点とクロックの立ち−Ｌがり点か一致した。

いわゆる「立ち上かり一致、ｊタイミングであるとする
。このタイミンク関係はデータとクロックのインタフェ
ース条件として広く用いられているものである。

第３図および第４図は、第１図に示す実施例のデータ信
号とクロック信号時間関係を示すタイミング図である。

第１図において、前記の干渉波側クロック信号ＣＬＫ２
　（第３図（ｂ））は、第１の移相回路ｌに入力されて
第３図（ｃ）に示されるように、干渉波側象限信号Ｄ（
第３図（ａ））の過渡状態部（データの変化点）におい
ては、２偵レベルの″Ｈ″ルベル（″′１″レベル）を
とるよう、約３／４Ｔ移和され、ＣＬＫ２−２とｌノ”
Ｃ出力される。

主波側クロック信号ＣＬＫ　（第３図（ｄ））と、前記
第１の移相回路第１の出力であるクロック信号ＣＬＫ２
−２は、論理和回路１４に入力され第３［；１（ｅ）で
示されるように、干渉波側象限信号りか過渡状態である
間（第３図（ａ）において、（Ａ）で示す区間）では立
上がり点を持たないクロック信号ＣＬＫ３として出力さ
れる。

以上の第３図で示した各パルスのタイミング関係は、自
偏波クロック信号ＣＬＫＩが干渉波側象限信号りの変化
点でちょうど立ち上がっている場合である。

主波クロック信号ＣＬＫＩの他のタイミングの一例とし
て、第４図に主波側クロック信号ＣＬＫｌが第３図の場
合とちょうどＴ／２ずれた場合を示す、第３図の場合と
同様にして、第４図（ｅ）に示すクロック信号ＣＬに３
が生成される。

以上の説明かられかるように、クロック信号ＣＬＫ３は
主波側象限信号りの区間（Ｂ）でしか立ち上がらないた
め、このクロック信号ＣＬＫ３をクロックパルス入力と
して干渉波側象限信号りをフリップフロップ１６で識別
再生すれば、フリップフロップ１６の出力Ｄ゛は、前述
した従来の発明の実施例のように象限信号の過渡部分を
読み込むことにより生じる出力信号の誤りカイなくなる
。

一方、主波側誤差信号Ｅは、フリップフロップ１５にお
いて、第２の移相回路１２でクロック信号ＣＬＫＩを約
Ｔ／２移相したクロック信号ＣＬＫＩ−２によって識別
再生され誤差信号Ｅ。

として出力される。これらの誤差信号Ｅ　ｌ、象限信号
Ｄ°およびクロック信号ＣＬＫＩ−１の間の時間関係を
主波側クロック周波数の位相を基準として図示すると、
それぞれ第５図（ａ）、（ｂ）、および（ｃ）となる。

第５図（ｂ）のＤｏにおいて斜線で示した区間（ロ）は
、第５図および第６図の区間（Ｂ）に対応しており、こ
の区間では、干渉波側クロック信号ＣＬＫ２で干渉波側
象限信号を読込んでいるので、Ｄｏの変化点はビート周
波数ｆｂ（ただし。

ｆｂ　　＝　＋ｆ＋−ｆａｌ）に応じて斜線部を変化し
ているが、区間（イ）の部分には変化点は現れず正しい
データを保持している。

したがって、例えば第５図（ｄ）に示すように前記主波
側クロック信号ＣＬに１−２を第３の移相回路１３によ
りてＴ／４だけ移相したクロック信号ＣＬＫＩ−３をク
ロック信号入力とし、前記フリッププロップ１６の出力
の象限信号Ｄ°を識別再生すれば、第４図（ｆ）に示す
ように１タイムスロツトの両端以外には変化点のない、
主波側クロック周波数に同期した象限信号Ｄ０が得られ
る。

なお、第１図の実施例において、相関信号発生回路１０
１は、従来のものをそのまま用いることができる。

すなわち、前記誤差信号Ｅ″を第６図の端子５１に、前
記象限信号Ｄ′を第６図の端子５２に、前記第３の移相
回路１３の出力であるクロック信号ＣＬＫＩ″を第６図
の端子５３にそれぞわ印加すればよい、上記Ｅ”、Ｄｏ
およびＣＬＫｌ−３のタイミングがそれぞれ第５図の（
ａ）。

（ｂ）、（ｄ）の関係にあれば、第６図のフリップフロ
ップ２１の出力Ｅ０およびフリップフロップ２３の出力
Ｄ０は、それぞれ第５図の（ｅ）および（ｆ）のように
なる。

以上の説明は、主波側クロック周波数ｆＩと干渉波側ク
ロック周波数ｆ２が非同期の場合について説明したが、
ビート周波数ｔ、−０すなわちｆｔとｆ２が同期状態の
場合にも、本発明によれば正しいタップ制御信号を得れ
ることが明らかである。

［発明の効果］ 以上説明したように１本発明による制御信号検出回路は
、従来の相関信号発生回路に簡単な回路を付加するだけ
で、主波側のクロック周波数と干渉波側のクロック周波
数が同期・非同期にかかわらず、誤りのない相関信号を
検出し、正しいタップ制御信号を発生することができる
という効果がある。

【図面の簡単な説明】

第１図は本発明一実施例のブロック構成図、第２図は「
立ち上がり一致」のインタフェース条件を説明する図、
第３図は第１図に示す実施例前半の各部の波形の時間関
係を表わす一つの例、第４図は第１図に示す実施例の前
半の各部の波形の時間関係を表わす他の例、第５図は第
１図の実施例の後半各部の波形の時間関係を表わす図、
第６図は従来例のブロック構成図、第７図はデータの過
渡部分において起こる読み込み誤りを説明する図である
。 １〜４，５１〜５３：入力信号端子 第１〜１３：移相回路　１４：論理和回路１５．１６．
２１〜２４：フソップフロップ１０１：相関信号発生回
路

Claims (1)

1. 【特許請求の範囲】 　デジタル無線通信方式に用いられる干渉雑音消去器に
   おいて、 干渉波側変調速度をクロック周波数とした、干渉波クロ
   ック信号を入力とする第１の移相回路と、 主波側変調速度をクロック周波数とした主波クロック信
   号を一方の入力とし、 前記第１の移相回路の出力をもう一方の入力とする論理
   和回路と、 前記主波側クロック信号を入力とする第２の移相回路と
   、 前記第２の移相回路の出力を入力とする第３の移相回路
   と、 主波側誤差信号をデータ入力とし、前記第１の移相回路
   の出力をクロック入力とする第１のフリップフロップと
   、 干渉波側象限信号をデータ入力とし、前記論理和回路の
   出力をクロック入力とする第２のフリップフロップと、 前記第１のフリップフロップの出力を誤差信号入力とし
   、前記第２のフリップフロップ出力を象限信号を入力と
   し、前記第３の移相回路出力をクロック信号入力として
   、タップ制御信号を出力する相関信号発生回路とを 具備することを特徴とした制御信号検出回路。