JPS58130657A - 復調搬送波再生回路 - Google Patents

復調搬送波再生回路

Info

Publication number
JPS58130657A
JPS58130657A JP57011706A JP1170682A JPS58130657A JP S58130657 A JPS58130657 A JP S58130657A JP 57011706 A JP57011706 A JP 57011706A JP 1170682 A JP1170682 A JP 1170682A JP S58130657 A JPS58130657 A JP S58130657A
Authority
JP
Japan
Prior art keywords
phase
circuit
signal
received signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57011706A
Other languages
English (en)
Inventor
Etsuo Shizaki
紫崎 悦男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57011706A priority Critical patent/JPS58130657A/ja
Publication of JPS58130657A publication Critical patent/JPS58130657A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2272Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、位相R114信号の同期検波に使用する復−
搬送波の6生回路に関する。
一般に、位相変ll1il信号の復調方式には、大別し
て同期検波方式と遅延検波方式があるが、本発明は前者
に関する。同期検波方式は、受信信号に、基準搬送波を
電気的に乗算することによって、復調信号を得る方式で
あるから、復111回路では受信信号から復調搬送波を
再生し碌ければならない。
復調搬送波に要求される条件としては、安定でありしか
も受信信号の位相変動によく追従することが蒙求される
*−11込波は、一般に受信信号を利用して再生するが
、従来から檜々の再生回路が使用されている。その1つ
として、受信搬送波のベクトルと復−*i送波のベクト
ル關の位相ずれを検出し、位相ずれに比例した制御電圧
を用いて、電圧制御発振−の発振周波数tlltlJ鐸
することに↓シ、復調搬送波の位相を受信搬送波の位相
に追従させる方法が知られている。この方法は、上記電
圧制御発振器を制御するために、111I#電圧を発生
保持させる回路が必要であり、発振器も専用のものを必
要とするから、回路規模が大きくなるという欠点がある
また、この回路は、受信搬送波の位相に対して平均的に
劃−するため、受信鈑送波の不確定位相に1って位相ジ
ッタ倉発生するという欠点がある。
何故ならば、受信搬送波は、伝送路の帯域制限等の影I
IKよp、*輪金および群遅延歪を受けて、位相変換点
で急激な位相変化をすることができず、なだらかな連続
波形となるため、位相変化点附近の位相が不確定となる
からである。従って、伝送路の多中継時には位相ジッタ
が発生しやすくなる。
他の従゛来技術として、局部発振器の出力パルスを分周
して例えば搬送波の4倍の周波数の矩形波を作成し、該
矩形波の立上り位相が受信信号の立上り位相に追従する
ようにIII記局部発振器の出力パルスを削減又は追加
するようにしたデジタル処理による方法が知られている
。この方法は、復調専用の電圧制御発振器が不要であり
、また、デジタル処理であるから制御回路が簡単でTo
り、かつ集積化も容易である0しかし、受信搬送波の歪
に基づく位相変換点近傍の不確定位相によって位相ジッ
タが発生する欠点は、前述の従来例と同様である。
jg1図は、上述のデジタル処理による従来例を示すブ
ロック図である。すなわち、受信信号は、受信信号入力
端子1から増幅回路2に入力し、増幅回路2の出力信号
All1矩形波変換回路3によって零レベルで波形整形
されて第1の矩形波Bとなる。局部発振器4は、搬送波
の周波数f0よりもかなシ高い周波数のクロックパルス
を発生して、自動位相制御回路5を通して分周回路6に
クロックパルスを印加する。自動位相t!uuv路5社
、後述−rる位相比−回路7および排他的−理和回路1
3の出ノ月d号によってクロックパルスの一部全剛減し
、又は追加パルスを柳人することにより分周回路6の出
力する第2の矩形波Cの位相全開−する〇分周回#!I
6の出力は分局および位相シフト回路14によって分周
および位相シフトされ、復vJI4搬送波出力l4f1
5から復i14飯送波が出力される。上記第2の矩形波
Cは、例えば搬送波の廟波数f004倍とされ、その立
上りは4位相変調された受信信号のそれぞれの位相に対
応している。一般に2L相走動位相変調方式(Lは正の
整数)に対しては。
第2の矩形dcの周波数fは、位相偏移方式がルπ/2
t−t  ラジアンのと色は−f=fo×2’ とされ
、位相偏移方式が(2a+1)π72tラジアンのとき
は、f  =f参X2t+1とされる。
分周回路6の出力信号すなわち第2の矩形波Cの位相は
、1411記矩形波変換U路3の出力する第1の矩形波
Bの位相と比較される。位相比較(9)路7は、第1の
矩形波Bの立上りごとにWIzの矩形波Cの立上りと比
較し、第2の矩形波Cの位相が第1の矩形波Bの位相よ
り進んでいるときは論4vL真を、遅れているとtは論
理値偽を出力してそれぞれアントゲ−)’J、IOK人
力させる。プンドゲー)9.10は、前記矩形波Bt−
微小遅延回路8によって僅かに遅らせた信号によって開
かれるゲートである。アンドゲート9および1Gの出力
は可逆計数回路11によって進みの回数および遅れの回
数としてアップカウントおよびダウンカウントされる仁
とにより合計値が計数される。そして、可逆計数回路1
1の計数値が一定値に達するごとにその出力論理が反転
する。記憶回路12は、微小遅延回路8の出力信号を書
き込み信号として前記可逆計数回路110出力状態の真
偽管記憶する。従って、可逆計数回路11の出力が反転
すると、微小遅延−wI8の次の出力の立上りで記憶回
路12が反転する。この関排他的−温和回路130両入
力が不一致となり排他的論理和回路13の出力が真とな
る。排他的論理相同wI13の出力は。
自動位相i!′ll−回路5へ位相制御開始信号として
与えられる。自動位相lll1l#回路5は、上記開始
信号か与えられると、位相比較回路7の出力が真であれ
ば14部発振回路4から出力されるクロックパルス11
1!+’14減し、逆に位相比較回路7の出力が偽であ
れば余分なパルスt−i個挿入することによりデジタル
的に分周回路6の出力位相t−副制御る。
例えば、wJz図ta)に示すような波形歪のない愛惜
1j号A、が入力し九ときは、矩形波変換回路3の出力
する第1の矩形波Bは第2図(blに示すような矩形波
となり、同一符号期間中は正確に17f0秒ごとに立上
り、符号変換点においては1/4f6秒の整数倍の期間
で立上るから、各立上り時点で分周回路6の出力信号の
立上りと比較することにより正しい制−を行なうことが
a]能である0しがし、伝X8路によって帯域制限され
て振幅歪および群遅延伶等を受けたIIIL2図(a′
)に示すような波形歪のある受信信号九が人力したとき
は、特に符号変換点すなわち位相変化点の近傍における
歪が大である。このため、受信信号へt零レベルで矩形
波に変換した第1の矩形波Bの立上9点が、L記符号変
換点の近傍では正確に174f、の整数倍とならない。
換言すれば位相が不安定かつ不確定である。
これは、帯域制限等の影響により、変化点前後の信号の
過渡現象による波形が重畳しあうこと等によって生ずる
ものである。このため、従来の位相制御は、上述のよう
に不確定な位相情報を含んで復調搬送波の位相を制御す
るものであるから、正確な位相側−ができず、復調搬送
波には位相ジッタが生ずることになる。この結果変復調
装置の性能を低下させ、中継数、中継距離などに大きな
制約を生じる。
本発明の目的は、上述の従来の欠点を解決し。
簡単な構成で、しかも位相ジッタの発生が少なく、伝送
路の帯域制限の影11t−受は離い復調搬送波再生回路
を提供することにある。
本発明の復−搬送波再生回路は、位相変調された受信信
号を波形整形して第1の矩形波に変換出力する矩形波変
換回路と、クロックパルスを発生する局部発振回路と、
該局部発振(ロ)路の出力から1Mのクロックパルスt
lljlj除し又は余分のパルスを仲人する自動位相1
I11制御回路と、咳自動位相制御回路の出力パルスを
分周して搬送波周波数の整数倍の周波数のwJ2の矩形
波を発生する分周回路と、該第2の矩形波の位相とWJ
I記第1の矩形波の位相全比較する位相比較回路と、該
位相比較回路の出ノ月11号をカウントする可逆計数回
路と1に−えて、旺cil逆ル↑叙回路の計数値が一短
数に達するごとに前記自動化@Toi1 g1回絽が制
御を開始して前記位相比−四紬の出力信号の真偽に応じ
て前記クロックパルス′に〜1減しまたは余分なパルス
を挿入することに工って前記分周回路の出力する前記第
2の矩形波の位相を劃−し、該絡2の足形波の分局およ
び位相シフトにより01調搬送波を侮るようにした復調
&送肢丹生回路において、受信信号の位相変化点τ検出
して位相変化点近傍の受信信号の不安逆なJ9I蘭會除
いて#4)信号を出力するタイミング抽出回路と、該タ
イミング抽出回路の出力する制#11号によって開かれ
p7jI記位相比較回路の出力信号に刈紀口j逆11数
回路へ人力させるアンドゲートとt−備えたことを特徴
とする◇ 次に5本発明について、図面を参照して詳細に説明する
・ 第3図は、本発明の一実施例を示すブロック図である0
同図において入力端子1.増幅回路2゜矩形波変換回路
39局局部発振回路、自動位相−11回路51分周回路
69位相比較回路7I黴小遅延回路8.アントゲ−)9
.10.可逆計数回路11、記憶回路12.排他的論理
和−路139分局位相シフト回路14.復gm*送波出
力端子15等は、第1図で説明した従来例とほぼ同様で
あり、説明は省略する。ただしアンドグー)9.10は
3人力のアンドゲートであり、タイミング抽出回路16
および微小遅延回路8の出力が共に真であるときのみ開
かれる。タイミング抽出回路16は、入力端子1から入
力する受信信号を入力し、位相変化を検出してタイミン
グ情報を抽出し、出力端子17にタイミング信号りを出
力する。また、受信信号の位相変化点近傍を偽とし、変
化点近傍を除いた受信信号の中央部の期間を真とした制
御信号Wi出力して前記アンドゲート9およびIOK入
力させる。すなわち、伝送路の帯域制限の影響VCよっ
て受信信号の位相が不確定な位相変化点近傍の小安定懺
緘の受信搬送波の位相情報は位相側−に使用ぜず、安定
領域の受信成形のみを使用してol@憾送波の位相制#
會することになる。制御信号Wt−偽にする期間につい
ては、受信信号の歪の根皮等に応じて適宜設定される。
第4図(a)は位相変化点付近が波形歪を受けた種々の
受信信号Aを不丁波形図であり、多数の受信イぎ号波形
が重ね行わせて表7+<されている。同図(b) tJ
:上述の受信信wjAが矩形波に変換された第1の矩形
波Bの立上9位置をボテタイムチャートである(同様に
多数の立上り位置が亀ね合わせて表示されている)。
位@裳化点の前後の不安冗領域では、1/4f0間隔の
↑q#L以外にも多数の立上ジ位1が出現している。し
かし安定領域内においては1/4f@間隔の位1lIt
にのみ立上り位置が出現していることが理解される。同
図tc+h、タイミング抽出回1816の出力するタイ
ミング信号りを示し、同図(diは制御信号Eを示すタ
イムチャートである。(第3図に示すファントゲ−)9
.10の出力信号Fは、WL4図(elに示すように制
御信号Eが真である期間にのみ出力されるから正確な位
相制御が行なわれる。
すなわち、復調搬送波は安定領域の受信信号に同期され
、位相ジッタが少ないという効果がある。
受信搬送波の位相変動に対しては、従来と同様に、むし
ろ従来より以上に良く追従することができる。
また上述の(ロ)路は、すべて簡単なデジタル回路で構
成され、集積化も容易である。
以上のように、本発明においては、タイミング抽出回路
t−Wえて、受信信号の位相変化点前後の不安定期間に
は位相比較回路の出力信号′t−可逆計数回路へ人力さ
せないようにし、上記不安定期間を除いた安定領域の受
信信号によってのみ位相制御がされるように構成したか
ら、伝送路の帯域制限等に基づく受信信号の振幅歪41
群遅延歪によって位相変化点付近に生ずる不確定位相情
報によって制御が乱されない。従って、復調搬送波に位
相ジッタが発生することを防止し、かつ受信搬送波の位
相変動には良く追従することが可能である0すなわち、
良質な復調搬送波を再生することができ、哀傷#4装置
の性能全向上させる効果を有する0なお、本発明の構成
は簡単であり、すべてデジタル回路で構成され、集積化
も容易である0
【図面の簡単な説明】
弗1図は従来の復調搬送波再生回路の一例を示すブロッ
ク図、第2図は上記従来例の動作t−説明するための主
要各部の信号を示す波形図、tJl、3図り五本発明の
一実施例を示すブロック図、第4図はに一実施例の動作
t−説明するための主要各部の信号を示すタイムチャー
トである。 図ycおいて、l・・・受信信号人力熾子、2・・・増
幅回路、3・・・矩形gt変#!回路、4・・・局部発
振回路、5・・・目動位相制御I41回路、6・・・分
周回路、7・・・位相比軟1!、!回路、8・・・微小
遅延回路、9.10・・・アンドケート、11・・・可
逆針数回路、12・・・記v1回路、13・・・排他的
−理和回路、14・・・分周位相シフト回路、15・・
・復wJI4搬送波出力端子、16・・・タイミング抽
出1g1鮎、17・・・タイミング信号出力端子。

Claims (1)

    【特許請求の範囲】
  1. 位相変調された受信信号を波形優形して第1の矩形波に
    変換出力する矩形波変挾tg1w!1と、クロックパル
    スを発生する局部発振回路と、該局部発振回路の出力か
    ら1部のクロックパルスを削除し又は余分のパルスを挿
    入する自動位相制御回路と、該自動位相1111J−回
    路の出力パルスを分局して搬送波周波数の整数倍の周波
    数の第2の矩形成金発生する分局(ロ)路と、該第2の
    矩形波の位相と前記第1の矩形波の位相を比較する位相
    比較回路と、該位相比較回路の出力信号をカウントする
    aJ逆計数U―とを圃えて、該可逆計数回路の計数値が
    一定数に達するととに前記自動位相1lll−回路が制
    #を開始してMad位相比較回路の出力信号の真偽に応
    じてFll記クロックパルスを削減しまたは余分なパル
    スを挿入することによって#配分周回路の出力するl9
    iI記第2の矩形績の位相t!kljlilL、該第2
    の矩形波の分局および位相シフトにより復調搬送波を4
    !4るようにしたm1lli搬送波再生U路において、
    受信信号の位相変化点を検出して位相変化点近傍の受信
    信号の不安定な期間を除いて制m信号を出力するタイミ
    ング抽出−路と、該タイミング抽出回路の出力する制御
    信号によって開かれ前記位相比較回路の出力信号tm紀
    呵逆計数回路へ入力させるアンドゲートとt−mえたこ
    とt−特徴とする復調搬送波再生(ロ)路。
JP57011706A 1982-01-29 1982-01-29 復調搬送波再生回路 Pending JPS58130657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57011706A JPS58130657A (ja) 1982-01-29 1982-01-29 復調搬送波再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57011706A JPS58130657A (ja) 1982-01-29 1982-01-29 復調搬送波再生回路

Publications (1)

Publication Number Publication Date
JPS58130657A true JPS58130657A (ja) 1983-08-04

Family

ID=11785483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57011706A Pending JPS58130657A (ja) 1982-01-29 1982-01-29 復調搬送波再生回路

Country Status (1)

Country Link
JP (1) JPS58130657A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188640A (ja) * 1984-10-06 1986-05-06 Nippon Telegr & Teleph Corp <Ntt> デイジタル位相同期回路
US4730347A (en) * 1985-06-10 1988-03-08 Alcatel Method and apparatus for reducing jitter in a synchronous digital train for the purpose of recovering its bit rate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188640A (ja) * 1984-10-06 1986-05-06 Nippon Telegr & Teleph Corp <Ntt> デイジタル位相同期回路
US4730347A (en) * 1985-06-10 1988-03-08 Alcatel Method and apparatus for reducing jitter in a synchronous digital train for the purpose of recovering its bit rate

Similar Documents

Publication Publication Date Title
US4312075A (en) Timing-phase recovery circuit
US5103185A (en) Clock jitter suppressing circuit
JP3033520B2 (ja) クロック抽出回路
US4686482A (en) Clock signal arrangement for regenerating a clock signal
EP0076008A1 (en) A receiver for FFSK modulated data signals
JPH0588023B2 (ja)
JPS58130657A (ja) 復調搬送波再生回路
JPS5923496B2 (ja) タイミング抽出方式
US5850161A (en) Digital FM demodulator using pulse generators
JPS639785B2 (ja)
JPS61129936A (ja) デ−タ再生回路
US4540947A (en) FM Signal demodulating apparatus
SU1555892A1 (ru) Устройство тактовой синхронизации
JPS6247030B2 (ja)
JP3000712B2 (ja) 位相制御回路
JPS63193626A (ja) 位相同期回路
JPH088559B2 (ja) ビツト位相同期回路
JP3132583B2 (ja) 位相検出回路
JPH0311140B2 (ja)
JPH03255743A (ja) ビット同期回路
JPH0369458B2 (ja)
JPS60257616A (ja) パルス発生回路
JPS6228620B2 (ja)
JPH0661993A (ja) クロック抽出回路とクロック抽出方法
JPS58130642A (ja) デ−タサンプリング回路