JPH01270604A - マーク検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、樹脂封止部の外周にマークを施した電子部
品のマーク検査装置に関し、特にリード部に曲りのある
アキシャルリード型電子部品の直後のマークなし電子部
品を確実に不良品として排除し得るマーク検査装置に関
する。

［従来の技術］ 第３図（ａ）はアキシャルリード型電子部品の従来のマ
ーク検査装置の一部を示す平面図である。

このマーク検査装置は、アキシャルリード型電子部品、
例えはダイオード１の樹脂封止部２の外周に施された極
性表示マーク３の印刷の有無な検査する装置であり、以
下のようにして検査か行なわれる。

まず、長手方向に連続して配置された一対の対向する搬
送ベルト４，５の凹部４ａ、５ａに、前工程で極性表示
マーク３が施されたダイオード１のリート部が差し渡さ
れた状態で連続して供給される。

そして、ダイオード１は搬送ベルｌ−４，５と共に図示
の右方向から左方向に移送されるか、搬送ヘルｌ−４，
５の幅方向のほぼ中央の上方位滝、すなわちダイオ−１
’　１の樹脂封止部２に対向する直」二位置には破線で
示すマークセンサ６が設けられている。

このマークセンサ６は光学的なセンサであり、レンズに
よって絞り込まれた光を、このセンサ６の直下を連続的
に通過するダイオード２の封止部２の外周に付された帯
状の極性表示マーク３の位置に投光するようζこ構成さ
れいる。

なお、ダイオード１の樹脂封止部２は黒色樹脂で形成さ
れ、その黒色樹脂の外周に白色の極性表示マークか施さ
れているため、投光された光は異なる反則光としてマー
クセンサ６の受光部に入射される。

マークセンサ６の受光部に反射光が入射されると、その
内部で電気的信号に変換され、その信号は図示を省略し
た判定回路に送出され、前記のダイオード１に正しく極
性表示マーク３がマーキンクされているか否かが自動的
に判定される。

例えは、第３図（ａ）において、連続して搬送されろダ
イオ−）・Ｄ１〜１〕６のうち、ダイオードＤ３に極性
表示マーク２が何等かの原因で欠落しているとすると、
白色部分が存在せず樹脂封止部２は全体的に黒色である
ために、その反射光は殆ど無くマークセンサ６の受光部
には入射されない。

このマークセンサ６の信号を判定回路に送出し、不良品
を示す信号としてメモリし、搬送ベル）・４゜５か所定
の位置に移動して来た時に、」−記判定回路からの指令
信号により搬送ベルト４，５外へ当該ダイオードＤ３を
不良品として排出する。

なお、第２３図（ａ）において、搬送ベルト４゜５の外
側に設けたカイＦ板７，８はダイオード１のリード部の
両端を規制し、そのダイオード１の幅方向の位置ずれを
防止し、マークセンサ６で確実に検出てきるようにする
だめのものである。

次に、」−記の一連の動作タイミングを第３図（１））
を参照して説明する。

まず、マークセンサ６からの出力波形は■に示ずように
なり、マークセンサ６の直下をダイオードＤ、が通過し
た時の出力波形かｄｌ、同じくダイオードＤ２か通過し
たときの出力波形がｄ２、以下同様にｄａ、ｄ５＋　ｄ
６どなる。

上記のマークセンサ６の出力波形■は、ダイオード１が
マークセンサ６の直下に位置した時に、その反則光か当
該センサ６の受光部に最大の光量で入射されるために、
はぼ三角形の鋸刃状波形となる。

一方、マークセンサ６の直下にダイオード１が到来して
いない場合には、その樹脂封止部２からの反射光かない
ためここ、その出力波形■は零となる。

次に、具体的に図示のものについて説明すると、ダイオ
ードＤ３かマークセンサ６の直下を通過した時は、その
樹脂刺止部２に極性表示マーク３が欠落しているためこ
こ、黒色部分からの反射光しかなく、マークセンサ６か
らの出力は零となり、そのために、出力波形■には前記
のような鋸刃状波形ｄｌ、ｄ２と同様な波形か存在せず
、平坦な波形ｄｏどなる。

次に、後続するダイオードＤ４は、その樹脂封止部２に
極性表示マーク３が存在するので、出力波形■にも鋸波
状波形ｄ４が現われる。以下同様にしてダイオ−１’Ｄ
５．Ｄｏに対応して鋸刃状波形ｄ５．ｄ、か出力される
。

第３図（ｂ）の■は、後述の波形処理のタイミングをと
るためのクロックパルスの波形である。

このクロックパルスの発生は、図示を省略したフォトセ
ンサを搬送ヘルド４，５の直近に配置し、例えは、その
ヘルド４，５の凹部４ａ、４ａ又は５ａ、５ａ間を検出
し、マークセンサ６の出力がない間に所定のパルスを発
生ずるようにタイミングを合わせたパルス発生回路より
なされる。

すなわち、第３図（ａ）における各ダイオードＤ、〜Ｄ
６の間隙にマークセンサ６が位置した時に、クロックパ
ルスを発生させ、第３図（ｂ）の出力波形■とクロック
パルス■のタイミング関係になるようにあらかじめ設定
しである。

次に、マークメモリ回路の出力波形は第３図（ｂ）の■
のようになる。この出力波形■は、マークセンサ６から
の出力波形■のレベルがある一定のレベル以上、例えば
り１以上の時に”Ｈ”となり、クロックパルス■の立ち
下がりの時に零となる。

ところで、マークメモリ回路の出力波形■において、ダ
イオードＤ３に対応する部分は、マークセンサ６の出力
波形■のり、レベルに相当する出力波形がないために、
ｄ、、ｄ２のような立上がり波形は発生しないことにな
る。

また、マークメモリ回路の出力波形■のｄ４゜ｄ５．ｄ
６は、出力波形■のｄ４．　ｄ５＋　ｃｉ６に対応して
立上がり波形が発生することになる。

次に、マークメモリ回路からの出力波形■が次のメモリ
シフト回路へ出力され、このメモリシフト回路ではクロ
ックパルス■が所定時間、出力された後、極性表示マー
ク３のないダイオードＤ３を不良品として排除するため
の信号をアクチュエータに出力する。

すなわち、第３図（ｂ）のメモリシフト回路出力■は、
クロックパルス■の立上がり時と、マークメモリ回路の
出力波形■がｌ＋　ＨＩ＋の状態のときに、”Ｈ”とな
り、前記出力波形■が”Ｌ”のときに、そのメモリシフ
ト回路出力■も”Ｌ”となるように設定しておく。

これによってダイオードＤ３に相当するメモリシフト回
路出力■は、マークメモリ回路の出力波形■か”Ｌ　１
１であるから”Ｌ”、すなわち零となり、これを不良品
として排除するための信号として所定のアクチュエータ
に出力する。

上記の作用を実現するための回路を模式的に第４図に示
す。

この回路はマークセンサ６、マークメモリ回路−７＝ ９及びメモリシフト回路１０とから構成されている。そ
して、まずマークセンサ６から発光した光はタイオード
１の極性表示マーク３に照射され、その反射光を受光し
た後、電気的に内部処理をして前記の出力波形■に示す
鋸刃状波形の信号を次のマークメモリ回路９に出力する
。

一方、このマークメモリ回路９には図示していないクロ
ックパルス発生回路を介してクロックパルス■が入力さ
れる。そしてマークメモリ回路９では、第３図（ｂ）に
示すように、マークセンサ６の出力波形■がり、レベル
になると、”ＨＩＩの状態となり、クロックパルス■の
立ち下かを検出して＋１Ｌ１１の状態となる波形■を生
成し、この出力をメモリシフト回路１０に送出する。

また、メモリシフト回路１０にはクロックパルス■を入
力し、このクロックパルス■の立上がりを検出して第３
図（ｂ）のメモリシフト回路１０の出力■を図示しない
アクチュエータに出力し、ダイオードＤ３に相当する部
分の波形ｄ３が”Ｌ”であるために不良品として排出さ
れることになる。

ところで、第５図（ａ）に示すようにマークなしダイオ
ードＤ４の直前にリート部１ａに曲りのあるダイオード
Ｄ３が混在した場合、リード部１ａの曲りのためにダイ
オードＤ３は搬送ベルト４゜５上の次のダイオードＤ４
に接近する。このような場合、リード部に曲りのあるダ
イオードＤ３及び極性表示マークのないダイオードＤ４
を共に不良品として排除しなけれはならない。特に、ダ
イオードＤ４は極性表示マークのないものであるため、
不良品として確実に排除しなければならない。

［発明が解決しようとする課題］ 従来のマーク検査装置は、上記のように構成されている
ので、リード部に曲りのあるダイオードの直後に搬送さ
れる極性表示マークのないダイオードを良品として判別
してしまい被検査製品の信頼性を低下させてしまうとい
う問題点があった。

この現象を詳述すると次のようになる。

すなわち、第５図（ｂ）において、ダイオードＤ３は本
来、出力波形■の（ｄ３）部分の破線で示す位置でマー
ク検出によりそれに対応した波形を出力する筈であるが
、リード部１ａの曲りにより樹脂封止部２が後方にずれ
ているために、実線で示したｄ３の位置で出力されろこ
とになる。その場合、ダイオードＤ４は極性表示マーク
３が欠落しているので、マークセンサ６からの出力はな
い。

また、第５図（ｂ）においてクロックパルス■は、搬送
ヘルド４，５の移動間隔に対応するので、常に同じ時間
間隔て出力される。

上記の場合、マークメモリ回路出力■は図示のようにな
り、このマークメモリ回路出力■と、クロックパルス■
のＣＰ’２の立ち下かりてマークメモリ回路出力■はｕ
ｌ−、ｕになるが、（ｄ３）部分でマークセンサ６の出
力がないので、マークメモリ回路出力■におけるｄ３は
、マークセンサ６の出力■の６３部分て立上がり、クロ
ックパルスＣＰ４の立ち下かりで“′Ｌ″となる。

続くメモリシフト回路出力■は、クロックパルスＣＰ３
の立上がりと、マークメモリ回路出力■のＩＩ　Ｌ、“
′を検出してメモリシフト回路出力■の６３部分は７７
Ｌ＋＋となる。

クロックパルスＣＰ４の立上がり時点ては、マークメモ
リ回路出力ｄ４が”Ｈ”であるからメモリシフ）・回路
出力■は、斜線て示すｄ４のようにＨ”となり、本来は
そのｄ４は不良品として排除すべく＋１−”レベルの信
号をアクチュエータに送出しなげればならないところを
ＩＩＨＩＩの信号、すなわち良品と判別する信号を送出
し、被検査製品ことマークなしのものを混在させてしま
い、信頼性を低下させるという問題点かあった。

［発明の目的］ この発明は、１−記のような課題を解消するためになさ
れたもので、例えリード部に曲りのあるアキシャルリー
ド型電子部品に後続して極性表示マーク等のマークの欠
落した電子部品が供給されたとしてもそれらを不良品と
して確実に排除することができるマーク検査装置を提供
することを目的とする。

［問題点を解決するための手段］ この発明のマーク検査装置は、クロックメモリ回路の反
転出力とマークメモリ回路の出力との論埋積をとるＡＮ
Ｄ回路を有し、このＡＮＤ回路の出力とり■コックパル
ス発生回路からのクロックパルスを入力するメモリシフ
ト回路とを備えたものである。

［作用］ この発明のマーク検査装置においては、ＡＮＤ回路によ
りクロックメモリ回路の反転出力とマークメモリ回路の
出力との論理積を取り、このＡＮＤ回路の出力とクロッ
クパルス発生回路からのクロックパルスを入力してメモ
リシフト回路から曲りのあるリート部を持つ電子部品の
直後の搬送ベルＩ・上のマーク不良品も共に排除する信
号を送出する。

［実施例］ 以下に、この発明の実施例を第２図に基づいて説明する
。

第２図において、まず、従来と同様にダイオード等のア
キシャルリ−１・型電子部品１の表面にマーキングされ
たマークに光を照射し、その反射光に応じて所定のパル
スを発生するマークセンサ６一　　１２　− を備えている。

また、前記電子部品１を等間隔てマークセンサ６の直下
に移送する搬送ヘルド４，５の移動間隔に同期したクロ
ックパルスを発生ずるクロックパルス発生回路１１を有
し、前記マークセンサ６の出力及び前記クロックパルス
発生回路１１からのクロックパルスを入力し、マークセ
ンサ６からの出力か所定以上の値になった時にＩＩ　Ｈ
＋＋状態となり、前記クロックパルスの立ちＦかにより
＋ｌ　Ｊ−”の状態の信号を出力するマークメモリ回路
９と、前記マークセンサ６の出力と前記クロックパルス
を入力し、クロックパルスの立ち上がり時にマークセン
サ６の出力かない場合にはＬ”の状態となり、マークセ
ンサ６の出力がある場合には”Ｈ”の状態の信号を出力
するクロックメモリ回路１２と、このクロックメモリ回
路１２の出力と前記マークメモリ回路９の出力の論理積
を取るＡＮＤ回路１３と、このＡ、　Ｎ　Ｄ回路１３の
出力及び前記クロッグパルス発生回路１１からのクロッ
クパルスを入力し、搬送ヘルド４，５上のマーク不良品
を搬送ベルト外へ排除する信号を送出するメモリシフト
回路１０とを有する。

また、前記マークメモリ回路９内には、公知のコンパレ
ータ９ａ、リセット回路９ｂ及びクロックパルス発生回
路１１からのクロックパルスを入力とするワンショット
回路９ｃを備えている。

さらに、クロックメモリ回路１２内にはフリップフロッ
プ回路１２ａを有し、その出力側はインバータ回路１４
を介して前記ＡＮＤ回路の入力端に接続されている。

次に、上記にように構成のマーク検査装置の動作を第１
図（ａ）、（ｂ）を参照しつつ説明する。

まず、前述と同様にダイオードＤ３のリード部１ａに曲
りがあり、次のダイオードＤ４に近接したままマークセ
ンサ６の直下を通過した時にマークセンサ６の出力波形
■は、第１図（ｂ）に示すようにｄ３のパルスが後方に
ずれることになる。

そしてダイオードＤ４にはマークがないため、マークセ
ンサ６の出力波形■にはｄ４の波形が出現しない。

クロックパルス■は前記と同様に搬送ベルト４゜５のあ
らかじめ設定した所定の部分、例えば凹部４ａ、５ａ間
が一定の時間間隔で通過することによりそれに対応して
等間隔のパルスを発生するクロックパルス発生回路１１
によってなされる。

そこで、マークセンサ６の出力波形■と、クロックパル
ス■の立ち下がりをマークメモリ回路９に入力すると、
そのマークメモリ回路９は、マークセンサ６の出力波形
■がＬ＋レベルになった時にマークメモリ回路出力■の
ｄｌが＋＋ＨＪ＋となる。

一方、マークセンサ６の出力波形■のレベルがり、以下
になった時に、クロックパルスＣＰＩの立ち下がりによ
ってマークメモリ回路出力■のｄｌは”Ｌ”となる。

以下同様にしてマークメモリ回路出力■のｄ２が生成さ
れる。

次に、クロックパルスＣＰ２の立ち下がりによってマー
クメモリ回路出力■は＋ｌＬｌ＋となり、マークセンサ
６の出力波形■のｄ３によって”Ｈ”となる。すなわち
、マークメモリ回路出力■のｄ３（ｄ４）として現われ
る。

クロックパルス■におけるＣＦ２の立ち下がりによって
マークメモリ回路出力■は、本来であれば”Ｌ”となる
筈であるが、マークセンサ６の出力波形■が出力されて
いるために、”ＨＩＴの状態のままとなっており、後続
するクロックパルス■のＣＲ２の立ち下がりによって”
Ｌ　′１となる。

マークメモリ回路出力■のｄ３（ｄ４）は、第１図（ａ
）に示すようにダイオードＤ３のリード部１ａの曲りの
ために後方にずれていて、しかもダイオードｄ４がマー
クなしであるためにダイオードＤ３．Ｄ４に対して１個
のパルスｄ３（ｄ４）しか発生しない。

次に、クロックメモリ回路１２には、マークセンサ６の
出力波形■と、クロックパルス■の立上がりが入力され
る。

そこで、クロックパルスＣＰＩが立上がりの時にマーク
センサ６の出力波形■が１１　Ｍ＋の場合、クロックメ
モリ回路出力■のｄ、に相当する部分は”Ｌ”となる。

また、クロックパルスＣＰ２に一　　１６　− 相当する６２部分も＋ｌ　Ｌ”を継続する。

次に、ＣＦ２の立上がり時にはマークセンサ６の出力波
形■のｄ３が出力されているため、クロックメモリ回路
出力■のｄ３も′”Ｈｕとなる。このクロックメモリ回
路出力ｄ３は、クロックパルスＣＰ４の立上がりによっ
て”Ｌ”の状態となる。

このクロックメモリ回路出力■のｄ３が１１　Ｈ”の状
態は、後述するダイオードＤ３を不良品と判定するパル
ス信号となる。

次に、第１図（ａ）に示すダイオードＤ４を判定するの
に使用するＣＲ２の立上がり時には、マークメモリ回路
出力■のｄ３（ｄ４）が”Ｈ”の状態のためにクロック
メモリ回路出力■のｄ４は”Ｌ”となる。

次に、第１図（ｂ）の■は、クロックメモリ回路出力■
を、前記のインバータ回路１４を介して反転した出力で
あり、■は上記インバータ回路出力■と、マークメモリ
回路出力■とを入力とするＡＮＤ回路１３の出力である
。

マークメモリ回路出力■のｄ３（ｄ４）とインパ−夕回
路出力■はその出力波形の終端において、クロックパル
スＣＰ４のパルス幅の時間は、マークメモリ回路出力ｄ
３（ｄ４）がＪ（１１、インバータ回路出力■のｄ４が
＋１ＨＪｌであるから、ＡＮＤ回路回路出力域Ｈ”とな
るが、ＡＮＤ回路１３の出力側に公知の図示を省略した
デイレイ・タイム回路を接続し、ＡＮＤ回路回路出力域
線Ｔで示すように所定時間たけ後方にずらす処理を行な
う。

次に、メモリシフト回路１０には、ＡＮＤ回路回路出力
域クロックパルス■の立上がりとを入力し、メモリシフ
ト回路出力■を得る。この場合、クロックパルスＣＰＩ
の立」二かり時にＡＮＤ回路回路出力域”Ｈ”であるか
らメモリシフト回路出力■も”Ｈ”となり、ＣＦ２の立
上がり時にＡＮＤ回路回路出力域％であるからメモリシ
フト回路出力■は”Ｌ”となる。

さらに、クロックパルスＣＰ４の立上がり時も同様に”
Ｌ　！１となり、次のクロックパルスＣＰ５立上がり時
は、ＡＮＤ回路回路出力域Ｈ′′であるからメモリシフ
ト回路出力■も”１１”′となる。

以」二の動作によりメモリシフト回路１０からの出力ｄ
、、、ｄ４は、ダイオードＤ３、Ｄ４を共に不良品とし
て排出するための信号となって所定のアクチュエータへ
送出される。

なお、タイオートＤ４に極性表示マーク３が欠落してお
らず、マークか１」された良品である場合にも直前のも
のがリード部に曲りのある不良品のダイオ−１”　Ｄ　
３である場合、共に不良品として良品グイオートも排出
されてしまうか、このような場合は確率的には僅かであ
り、むしろマークなしのものを確実に排除することの方
か被検査製品の信頼性を向上させる上で重要である。

また、上記の実施例では、リート部に曲りのある電子部
品としてグイオートを例にして説明したか、抵抗等、そ
の他のアキシャルリード型電子部品にも広く適用するこ
とができる。

［発明の効果］ この発明は」−記のように構成したので、リード部に曲
りのあるアキシャルリード型電子部品の直後のマークな
し電子部品を確実に排除することか−１９＝ でき、被検査製品の信頼性の向上に大いに寄与し得る等
の優れた効果がある。

【図面の簡単な説明】

１・・・ダイオード １ａ・・・リート部 ２・・・樹脂村上部 ３・・・極性表示マーク ４．５・・・搬送ベルト ４ａ、５ａ・・・凹部 ６・・・マークセンザ ９・・・マークメモリ回路 １０・・・メモリシフト回路 １１・・・クロックパルス発生回路 １２・・・クロックメモリ回路 １３・・・ＡＮＤ回路

Claims (1)

【特許請求の範囲】
1. アキシャルリード型電子部品の表面にマーキングされた
   マークに光を照射し、その反射光に応じてパルスを発生
   するマークセンサと、前記電子部品を等間隔でマークセ
   ンサ直下に移送する搬送ベルトの移動間隔に同期したク
   ロックパルスを発生するパルス発生回路と、前記マーク
   センサの出力及び前記パルス発生回路からのクロックパ
   ルスを入力し、マークセンサの出力が所定以上の値にな
   った時に“Ｈ”状態となり、かつ、前記クロックパルス
   の立ち下がにより“Ｌ”の状態の信号を出力するマーク
   メモリ回路と、前記マークセンサの出力と前記クロック
   パルスを入力し、クロックパルスの立ち上がり時にマー
   クセンサの出力がない場合には“Ｌ”の状態となり、マ
   ークセンサの出力がある時は“Ｈ”の状態の信号を出力
   するクロックメモリ回路と、このクロックメモリ回路の
   反転出力と前記マークメモリ回路の出力との論理積を取
   るＡＮＤ回路と、このＡＮＤ回路の出力及び前記クロッ
   クパルスを入力し、曲りのあるリード部を持つ前記電子
   部品の直後の搬送ベルト上のマーク不良品も共に排除す
   る信号を送出するメモリシフト回路とを有することを特
   徴とするマーク検査装置。