JPH01270717A - 回路しや断器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、事故電流を検出したときに主回路接点を開放
させるという引き外し動作を行なう回路しゃ断器に関す
る。

（従来の技術） 第５図には、例えば特開昭６２−１７３９３０号公報に
見られるような回路しゃ断器が示されている。即ち、こ
の第５図において、ｌａ、ｌｂ。

１ｃは三相交流電源に接続される７１ｉ源側端子で、こ
れらは夫々主回路接点２ａ、２ｂ、２ｃ及び交流電路た
る主回路導体３ａ、３ｂ、３ｃを介して負荷側端子４ａ
、４ｂ、４ｃに接続されている。

５ａ、５ｂ、５ｃは各相の主回路導体３ａ、３ｂ。

３Ｃを夫々−次側導体とした変流器、５ａ、５ｂ。

６ｃは各相用の変流器５ａ、５ｂ、５ｃの二次側出力を
全波整流する整流回路である。また、７ａ。

７ｂ、７ｃは整流回路６ａ、６ｂ、６ｃの出力電流を各
相用のアナログ電圧信号に変換する負担回路であり、そ
のアナログ電圧信号の電圧レベルは、各相の負荷電流値
に応じたものとなる。つまり、上記変流器５ａ〜５ｃ、
整流回路６ａ〜６ｃ及び負担回路７ａ〜７Ｃによって負
荷電流を検出するための電流検出手段８が構成されてい
る。尚、整流回路６・、６ｖｖ負側の出力端子、並びに
負担回路７ａ、７ｂ、７ｃにおける出力端子と反対側の
端子は、共通電泣ラインであるライン９に接続されてい
る。

そして、上記のような電流検出手段８内の負担回路７ａ
、７ｂ、７ｃからのアナログ電圧信号は、ダイオードＯ
Ｒ回路１０を介してライン１１に与えられると共に、最
大相弁別回路１２に対し個別に入力されるようになって
いる。上記最大用弁別回路１２は、人力された各相のア
ナログ電圧信号のうち最大の信号を選択して出力するよ
うに構成されており、その出力は信号変換回路１３に人
力される。この信号変換回路１３は、人力されたアナロ
グ電圧信号の実効値または平均値を演算するようになっ
ており、その演算結果値はＡ−Ｄ変換回路１４によりデ
ジタル電圧信号に変換された後にマイクロコンピュータ
１５に与えられる。このマイクロコンピュータ１５は、
入力されたデジタル電圧信号により示される負荷電流値
に基づいて主回路接点２ａ〜２Ｃを開放させるという引
き外し動作を制御するためのものであり、その出力ポー
トＰ０がサイリスタ１６のゲートに接続されている。上
記サイリスタ１６は、そのアノードが釈放形の引き外し
装置１７を介してライン１１に接続されていると共に、
カソードがライン９に接続されている。この引き外し装
置１７は、サイリスタ１６のオンに応じて通電されたと
きに図示しない引き外し機構を介して主回路接点２ａ、
２ｂ。

２ｃを開放する構成となっている。１８はライン１１及
びライン９間に図示極性の定電圧ダイオード１９を介し
て接続された限時制御回路で、これは定電圧ダイオード
１９のブレークダウンに応じて通電状態となったときに
、その印加電圧の大小に応じた限時時間経過後にトリガ
パルスを出力して前記サイリスク１δのゲートに与える
ように構成されている。また、２０はライン１１から給
電される電源回路で、前記Ａ−Ｄ変換回路１４及びマイ
クロコンピュータ１５の電源は、この電源回路２０から
得るようになっている。

上記のように構成された回路しゃ断器において、主回路
導体３ａ、３ｂ、３ｃに負荷電流が流れた状態では、ラ
イン１１に対して、電流検出手段８及びダイオードＯＲ
回路１０を通じてアナログ電圧信号が与えられるように
なる。このため、ライン１１及びライン９間に電位差が
生じて給電状態になると共に、電源回路２０が機能して
Ａ−Ｄ変換回路１４及びマイクロコンピュータ１５ｉ：
電源が与えられるようになる。

このような状態で、主回路導体３ａ、３ｂ、３Ｃに短絡
事故に至らない小規模の事故電流が流れたときには、次
のように作用する。即ち、電流検出手段８内の負担回路
７ａ、７ｂ、７ｃから各相の負荷電流値に応じた電圧レ
ベルのアナログ７Ｔｉ圧信号が夫々出力されるものであ
り、これら電圧信号の波形は周知のように絶対値波形と
なる。このように各相用のアナログ電圧信号が出力され
ると、ネ日 最大嵐弁別回路１２が最も大なる電圧信号を選択すると
共に、信号変換回路１３が、斯様に選択されたアナログ
電圧信号の実効値または平均値を演算するようになる。

そして、信号変換回路１３からの信号は、Ａ−Ｄ変換回
路１４によりデジタル電圧信号に変換された後にマイク
ロコンピュータ１５に人力される。このとき、マイクロ
コンピュータ１５は、予め設定されたプログラムに基づ
いて上記デジタル電圧信号により示される負荷電流値の
レベル判別を実行し、さらに斯かるレベル判別結果に基
づいて所定の限時動作を行なった後に出力ポートＰｏか
らトリガパルスを出力する。すると、このトリガパルス
をゲートに受けたサイリスタ１６がターンオンして引き
外し装置１７に通電されるようになるため、主回路接点
２　ａ＊　　２　ｂ　。

２ｃが開放されるという通常の引き外し動作が行なわれ
る。

これに対して、主回路導体３ａ、３ｂ、３ｃに短絡電流
等の大規模の事故電流が流れたときには、次のように作
用する。即ち、この場合には、電流検出手段８内の負担
回路７ｇ、７ｂ、７ｃからのアナログ電圧信号の電圧レ
ベルが急上昇して、ライン１１及びライン９間の電圧が
定電圧ダイオード１９のツェナー電圧を越えるようにな
る。すると、定電圧ダイオード１９がブレークダウンし
て限時制御回路１８が通電状態になるため、所定の限時
時間経過後に上記限時制御回路１８からトリガパルスが
出力される。従って、このトリガパルスによりサイリス
タ１６がターンオンされるようになり、以て引き外し装
置１７により主回路接点２ａ、２ｂ、２ｃが開放される
という瞬時引き外し動作が行なわれる。

（発明が解決しようとする課ａ） 上記従来構成の回路しゃ断器では、各相用のアナログ電
圧信号のうち最大電圧レベルの信号の弁別並びに斯様に
弁別されたアナログ電圧信号の実効値または平均値の演
算のために、アナログ回路素子を数多く必要として回路
構成の複雑化やコストの上昇を伴う最大相弁別回路１２
及び信号変換回路１３を利用している。このため、全体
の製造コストの高騰を招くばかりか、これら各回路１２
及び１３の出力レベルを調整するための面倒な作業が必
要となる問題点があった。

本発明は上記のような問題点を解決するためになされた
もので、その目的は、回路構成の簡単化により安価にで
きると共に、面倒な調整作業を不要にできる等の効果を
奏する回路しゃ断器を提供するにある。

［発明の構成］ （課題を解決するための手段） 本発明は上記目的を達成するために、複数相の交流電路
に流れる各川魚荷電流を検出する電流検出手段を備え、
この電流検出手段からの各相馬アナログ電圧信号により
示される負でｆ電流値に基づいて引き外し動作を実行す
るようにした回路しゃ断器において、前記電流検出手段
からの各相馬アナログ電圧信号を所定の順序で択一的に
通過させるという選択動作を繰返す信号選択手段、この
信号選択手段を通過したアナログ電圧信号をデジタル変
換するＡ−Ｄ変換回路、並びにこのＡ−Ｄ変換回路から
のデジタル電圧信号により示される各相の負荷電流に基
づいて前記引き外し動作を実行する信号処理回路を夫々
設ける構成としたものである。

このとき、電流検出手段からの各相馬アナログ電圧信号
を分圧して信号選択手段に与える分圧回路を設ける構成
とすることもできる。

また、信号処理回路を、マイクロコンピュータにより構
成し、入力されるデジタル電圧信号に基づいて少なくと
も負荷電流の実効値若しくは平均値の演算を行なうと共
に、その演算結果に基づいて引き外し動作を実行するよ
う構成することもできる。

さらに、信号処理回路は、前記信号選択手段の選択動作
を制御すると共に、その制御に同期してデジタル電圧信
号に基づいた演算処理を行なう構成であっても良い。

（作用） 電流検出手段からは、ｙｉ１数相の交流電路に流れる負
荷電流値に応じた電圧レベルの各相馬アナログ電圧信号
が出力される。すると、信号選択手段が、」二記各相用
アナログ電圧信号を所定の順序で択一的に通過させると
共に、Ａ−Ｄ変換回路が上記信号選択手段を通過したア
ナログ電圧信号をデジタル変換するようになる。この結
果、Ａ−Ｄ変換回路からは、複数相の交流電路に流れる
負荷電流値に対応したデジタル電圧信号が各相毎に時分
割された状態で繰返し出力される。そして、信号処理回
路にあっては、斯様に出力されるデジタル電圧信号によ
り示される各相の負荷電流値に基づいて引き外し動作を
実行する。従って、引き外し動作のための演算処理をデ
ジタル信号によって行なうことができる。このとき、信
号処理回路による上記引き外し動作のための演算処理を
、デジタル電圧信号に基づいた負荷電流の実効値若しく
は平均値の演算結果により行なうようにした場合には、
その引き外し動作の精度が良くなる。また、信号処理回
路によって、信号選択手段の選択動作の制御を行なうと
共に、この制御に同期して上記のような演算処理を行な
うようにすれば、信号選択手段による選択動作の制御と
信号処理回路による演算とを同期させるための手段を別
途に設ける必要がなくなる。

さらに、電流検出手段からの各相馬アナログ電圧信号を
分圧する分圧回路を設ければ、Ａ−Ｄ変換回路等に対し
過大な電圧が入力されることが阻止されるようになる。

（実施例） 以下、本発明の第１の実施例について、第１図及び第２
図を参照しながら説明する。

全体の電気的構成の概略を示す第１図において、２１　
ａ、　　２　ｌ　ｂ、　　２１　ｃはＡ、Ｂ、Ｃ各相よ
り成る三相交流電源に接続される電源側端子で、これら
は夫々主回路接点２２　ａ、　　２２　ｂ、　　２２　
ｃ及び交流電路たる主回路導体２３ａ、２３ｂ、２３ｃ
を介して負荷側端子２４ａ、２４ｂ、２４ｃに接続され
ている。２５　ａ、　　２５　ｂ、　　２５　ｃは各相
の主回路導体２３　ａ、　　２３　ｂ、　　２３　ｃを
夫々−次側導体とした変流器、２６ａ、２６ｂ、２６ｃ
はＡ。

Ｂ、Ｃ各相用の変流Ｗ２５ａ、２５ｂ、２５ｃの二次側
出力を全波整流する整流回路である。このとき、整流回
路２６　ａ、　　２６　ｂ、　　２６　ｃの負側の各出
力端子はライン２７に共通に接続され、正側の各出力端
子は夫々ライン２８ａ、２８ｂ、２８Ｃに接続されてい
る。２９　ａ、　　２９　ｂ、　　２９　ｃは整流回路
２６ａ、２６ｂ、２６ｃの出力電流を各相馬のアナログ
電圧信号に変換する負担回路であり、これらは第２図に
示すように、前記ライン２８ａ、２８ｂ、２８ｃと後述
する１ｒ１源回路３０との間に夫々抵抗Ｒ１，Ｒ２，Ｒ
３を接続することにより構成されている。従って、ライ
ン２８ａ。

２８ｂ、２８ｃには各抵抗Ｒ１、Ｒ２，Ｒ３での電圧降
下に応じたアナログ電圧信号Ｖａ、Ｖｂ。

Ｖｃが出力されるものであり、各アナログ電圧信号Ｖａ
、Ｖｂ、Ｖｃの電圧レベルは、各相の負荷電流値Ｉａ、
Ｉｂ、Ｉｃに応じたものとなる。つまり、以上述べた変
流器２５ａ〜２５Ｃ１整流回路２６ａ　〜２６ｃ及び負
担回路’１９　ａ　〜２９　ｃによって、主回路導体２
３　ａ、　　２３　ｂ、　　２３　ｃに流れるＡ、Ｂ、
Ｃ各相の負荷電流を検出するための電流検出手段３１が
構成されている。

そして、上記のような電流検出手段３１からライン２８
　ａ、　　２８　ｂ、　　２８　ｃに夫々出力される各
相馬アナログ電圧信号Ｖａ、Ｖｂ、Ｖｃは、ダイオード
３２　ａ、　　３２　ｂ、　　３２　ｃより成るダイオ
ードＯＲ回路３２を介してライン３３に与えられると共
に、信号選択手段３４に与えられるようになっている。

上記信号選択手段３４は、アナログ電圧信号Ｖａ、Ｖｂ
、Ｖｃを所定の順序で択一的に通過させるという選択動
作を、外部からの動作指令信号に基づいて繰返し実行す
るものであり、その具体的な構成については後述するこ
とにする。

３５は信号選択手段３４の出力を増幅する差動増幅回路
で、これの具体的構成も後述することにする。

３６は差動増幅回路３５の出力（つまりアナログ電圧信
号Ｖａ、Ｖｂ、Ｖｃ）をデジタル変換するＡ−Ｄ変換回
路で、その変換出力は信号処理回路であるマイクロコン
ピュータ３７に与えられる。

このマイクロコンピュータ３７は、入力されたデジタル
電圧信号により示される負荷電流値に基づいて主回路接
点２２ａ〜２２ｃを開放させるという引き外し動作を制
御するためのものであり、その出力ポートＰｏがサイリ
スク３８のゲートに接続されている。また、マイクロコ
ンピュータ３７は、前記信号選択手段３４の制御も行な
うように構成されており、その出力ポートＰ１から信号
選択手段３４を動作させるための動作指令信号Ｓａ。

Ｓｂ、Ｓｃを出力する。上記サイリスタ３８は、そのア
ノードが釈放形の引き外し装置３９を介してライン３３
に接続されていると共に、カソードがライン２７に接続
されている。」−紀引き外し装置３９は、サイリスタ３
８のオンに応じて通電されたときに図示しない引き外し
機構を介して主回路接点２２　ａ、　　２２　ｂ、　　
２２　ｃを開放する構成となっている。４０はライン３
３及びライン２７間に図示極性の定電圧ダイオード４１
を介して接続された限時制御回路で、これは定電圧ダイ
オード４１のブレークダウンに応じて通電状態となった
ときに、その印加電圧の大小に応じた限時時間経過後に
トリガパルスを出力して前記サイリスタ３８のゲートに
与えるように構成されている。尚、信号選択手段３４．
Ａ−Ｄ変換回路３６及びマイクロコンピュータ３７の電
源は、前記電源回路３０から得るようになっている。

第２図には信号選択手段３４及び演算増幅凹路３５の具
体的な構成例が関連回路と共に示されており、以下この
第２図について説明する。即ち、前にも述べたように負
担回路２９ａ、２９ｂ、２９ｃを構成する抵抗Ｒ１，Ｒ
２，Ｒ３は、ライン２１１１ａ、２８ｂ、２８ｃと電源
回路３０との間に接続されている。この電源回路３０は
、これに接続されたライン４２にアナロググランド電圧
を出力するようなっており、このライン４２及び前記抵
抗Ｒ１，Ｒ２，Ｒ３が共通に接続されたライン４３間に
正電圧を出力すると共に、ライン４２及び前記ライン２
７間に負電圧を出力する二電源型に構成されている。

信号選択手段３４におイテ、４４ａ、４４ｂ。

４４ｃはアナログスイッチで、これらの各入力側端子は
夫々抵抗Ｒ４，Ｒ５，Ｒｅを介して前記ライン２８ａ、
２８ｂ、２８ｃに接続され、また各出力側端子はライン
４５に共通に接続されている。

このとき、上記ライン４５は抵抗Ｒ７を介してアナログ
グランド電位のライン４２に接続されており、この抵抗
Ｒ７にはノイズ吸収用のコンデンサＣ１が並列接続され
ている。上記各アナログスイッチ４４　ａ、　　４４　
ｂ、　　４４　ｃは、そのゲート端子に前記マイクロコ
ンピュータ３７からの動作指令信号Ｓａ、Ｓｂ、Ｓｃを
受けるようになっており、その信号入力状態で導通する
ようになっている。

また、信号選択手段３４において、アナログスイッチ４
４　ａ、　　４４　ｂ、　　４４　ｃの各入力側端子に
は、これらのオフ時に過大電圧が印加されることを阻止
するためのダイオードＤｌ　＋　Ｄ２　！　０３の各ア
ノードが夫々接続されており、これらダイオードＤｉ、
Ｄ２．Ｄ、の各カソードは前記ライン４３に共通に接続
されている。

一方、差動増幅回路３５において、４６はライン４３及
び２７を電源としたオペアンプで、その非反転入力端子
（＋）がライン４５に接続されていると共に、反転入力
端子゛（−）が抵抗Ｒ８を介してライン４３に接続され
ている。また、オペアンプ４６の出力端子と反転入力端
子（−）との間には帰還抵抗Ｒ９及びノイズ吸収用コン
デンサＣ２の並列回路が接続されている。尚、この場合
において、抵抗Ｒ４〜Ｒ９の抵抗値をその符号で表わし
た場合、各抵抗値は、Ｒ４−Ｒ５−Ｒｅ　−Ｒ８−Ｒａ
　、Ｒ７−Ｒ９−Ｒｂとなるように設定されている。

さて、以下においては、上記構成の作用についてマイク
ロコンピュータ３７による制御内容と共に説明する。今
、主回路導体２３ａ、２３ｂ、２３ｃに負荷電流が流れ
た状態では、ライン２８ａ。

２８ｂ、２８ｃにアナログ電圧信号Ｖａ、Ｖｂ。

Ｖｃが出力されるようになるため、電源回路３゜が機能
して信号選択手段３４．差動増幅回路３５゜Ａ−Ｄ変換
回路３６及びマイクロコンピュータ３７に電源が与えら
れるようになる。

このような電源投入状態で、主回路導体２３ａ。

２３ｂ、２３ｃに短絡事故に至らない小規模の事故電流
が流れたときには、次のように作用する。

即ち、電流検出手段３１からライン２８ａ、２８ｂ、２
８ｃに対し、Ａ、Ｂ、Ｃ各相の負荷電流値Ｉａ、Ｉｂ、
１．ｃに夫々対応した電圧レベルのアナログ電圧信号Ｖ
ａ、Ｖｂ、Ｖｃが出力されるものであり、これら電圧信
号Ｖａ、Ｖｂ、Ｖｃの波形は周知のように絶対値波形と
なる。ここで、電源回路３０によってライン４３及び４
２間に出力される電圧をＶｚとした場合、Ｖａ、Ｖｂ、
Ｖｃは次式で表わされる。

Ｖａ−ＲＩ　Ｉａ＋Ｖｚ Ｖｂ−Ｒ２Ｉｂ＋Ｖｚ Ｖｃ＝Ｒ３１ｃ＋Ｖｚ 一方、マイクロコンピュータ３７は、動作指令信号Ｓａ
、Ｓｂ、Ｓｃをこの順に時分割した状態で所定周期にて
反復出力して信号選択手段３４に与える。このため、動
作指令信号Ｓａが出力された期間にはアナログスイッチ
４４ａが導通し、ライン２８ａに出力されたアナログ電
圧信号Ｖａが、抵抗Ｒ４，アナログスイッチ４４ａ及び
ライン４５を介して差動増幅回路３５内のオペアンプ４
６の非反転入力端子（＋）に与えられる。また、動作指
令信号ｓｂ及びＳｃ出力された各期間には、アナログス
イッチ４４ｂ及び４４ｃの各導通に応じて、ライン２８
ｂ及び２８ｃに出力されたアナログ電圧信号ｖｂ及びＶ
ｃが、夫々抵抗Ｒ５，アナログスイッチ４４ｂ、ライン
４５或は抵抗Ｒ６゜アナログスイッチ４４ｃ、ライン４
５を介してオペアンプ４６の非反転入力端子（＋）に与
えられる。このとき、上記ライン４５は、アナロググラ
ンド電位のライン４２に対して抵抗Ｒ７を介して接続さ
れているから、上記のようにアナログスイッチ４４ａ、
４４ｂ、４４ｃの各導通に応じてオペアンプ４６の非反
転入力端子（＋）に夫々与えられるアナログ電圧信号Ｖ
’ａ、　Ｖ’ｂ、　ｖｏｃは、次式で与えられる。但し
、次式においてＶｏはライン４２の電位（アナロググラ
ンド電位）である。

Ｖ’ａ　＝　（Ｒ１１ａ＋　Ｖｚ　−Ｖｏ）　Ｒ７／　
（Ｒ４＋　Ｒ７）Ｖ’ｂ　＝　（Ｒ２１ｂ＋　Ｖｚ　−
Ｖｏ）　Ｒ７／　（Ｒ５＋　Ｒ７）Ｖ’ｃ　−（Ｒ３１
ｃ＋Ｖｚ−Ｖｏ）　Ｒ７／　（Ｒ６＋Ｒ７）しかして、
オペアンプ４６には、その反転入力端子（−）に対しラ
イン４３から（Ｖｚ−Ｖｏ）で示される値の電゛圧が抵
抗Ｒ８を介して与えられ、また、非反転入力端子（＋）
に対し上記アナログ電圧信号Ｖ’Ｈ，Ｖ’ｂ、　Ｖ’ｃ
の何れかが入力されるため、そのオペアンプ４６による
増幅出力電圧は、次式で得られる。但し、以下において
は、アナログ電圧信号Ｖ　’ａ、　Ｖ　’ｂ、　Ｖ　’
ｃが入力された各場合におけるオペアンプ４６の増幅出
力電圧を夫々Ｖｘａ、　　Ｖ　ｘｂ、　Ｖ　ｗｅとして
表わすことにする。

Ｖｘａ　−Ｖ’ａ　（Ｒ８＋Ｒ９）　／Ｒ８−（Ｖｚ−
Ｖｏ）　Ｒ９／Ｒ８Ｖｘｂ　−Ｖ’ｂ　（Ｒ８＋Ｒ９）
　／Ｒ８−（Ｖｚ−Ｖｏ）　Ｒ９／Ｒ８Ｖｘｃ　−Ｖ’
ｃ　（Ｒ８＋Ｒ９）　／Ｒ８−（Ｖｚ−Ｖｏ）　Ｒ９／
Ｒ８二二で、Ｒ４−Ｒ５−ＲＧ　−Ｒ８−Ｒａに設定さ
れ、且つＲ７−Ｒ９−Ｒｂに設定されているがら、Ｖ’
ａ、Ｖ’ｂ、Ｖ’ｃ及びＶ　ｘａ、　　Ｖ　ｘｂ、　　
Ｖ　ｘｃは夫々次式で得られる。

Ｖ’ａ＝　（Ｒ１１ａ＋Ｖｚ−Ｖｏ）　Ｒｂ／　（Ｒａ
＋Ｒｂ）Ｖ　’ｂ−（Ｒ２１ｂ＋Ｖｚ−Ｖｏ）Ｒｂ／　
　（Ｒａ＋Ｒｂ）Ｖ　’ｃ　−（Ｒ３１ｃ＋　Ｖｚ　−
Ｖｏ）　Ｒｂ／　（Ｒａ＋　Ｒｂ）Ｖｘａ　−Ｖ’ａ　
（Ｒａ＋Ｒｂ）　／Ｒａ　−（Ｖｚ−Ｖｏ）　Ｒｂ／Ｒ
ａ−ＩａＲＩＲｂ／　Ｒａ Ｖｘｂ　−Ｖ’ｂ　（Ｒａ＋Ｒｂ）　／Ｒａ　−（Ｖｚ
−Ｖｏ）　Ｒｂ／Ｒａ−１ｂＲ２Ｒｂ／　Ｒａ Ｖｘｃ　−Ｖ’ｃ　（Ｒａ＋Ｒｂ）　／Ｒａ　−（Ｖｚ
−Ｖｏ）　Ｒｂ／Ｒａ−１ｃＲ３Ｒｂ／　Ｒａ 以上のようにして、マイクロコンピュータ３７にて信号
選択手段３４を制御することにより、差動増幅回路３幕
の出力端子から、Ａ、Ｂ、Ｃ各相の負荷電流値Ｉａ、Ｉ
ｂ、Ｉｃに比例した電圧レベルのアナログ電圧信号Ｖ　
ｘａ、　Ｖ　ｘｂ、　Ｖ　ｘｃを取出すことができるも
のである。この場合、負担回路２９　ａ、　　２９　ｂ
、　　２９　ｃを構成する各抵抗Ｒ１＋Ｒ２＋　Ｒ３を
等しく設定しておけば、上記各アナログ電圧信号Ｖ　ｘ
ａ、　Ｖ　ｘｂ、　Ｖ　ｘｃを同じ基準で比較すること
ができる。このように得られたアナログ電圧信号Ｖ　ｘ
ａ、　Ｖ　ｘｂ、　Ｖ　ｘｃは、Ａ−Ｄ変換回路３６に
よりデジタル電圧信号に変換された後にマイクロコンピ
ュータ３７に人力される。このときマイクロコンピュー
タ３７は、予め設定されたプログラムに基づいて上記デ
ジタル電圧信号により示される負荷電流の実効値または
平均値の演算、及び各相負荷電流値のうち最大のものの
選択、並びに各相負荷電流値のレベル判別を実行する。

尚、マイクロコンピュータ３７は、前述したような動作
指令信号Ｓａ、Ｓｂ、Ｓｃによる信号選択手段３４の時
分割制御と同時に、Ａ−Ｄ変換回路３６も時分割制御す
るようになっている。そして、マイクロコンピュータ３
７は、」１記レベル判別結果に基づいて事故？ｌｉ流の
４無を検知し、事故電流が流れた旨を検知した場合には
、その事故電流の大きさに応じた限時動作を行なった後
に出力ボートＰ、からトリガパルスを出力する。すると
、このトリガパルスをゲートに受けたサイリスタ３８が
ターンオンして引き外し装置３９に通電されるようにな
るため、主回路接点２２　ａ、　　２２　ｂ、　　２２
Ｃが開放されるという通常の引き外し動作が行なわれる
。

これに対して、主回路導体２３ａ、２３ｂ、２３Ｃに短
絡電流等の大規模の事故電流が流れたときには、次のよ
うに作用する。即ち、この場合には、電流検出手段３１
からライン２８ａ、２８ｂ。

２８ｃに出力されるアナログ電圧信号Ｖａ、Ｖｂ。

Ｖｃの電圧レベルが急上昇するため、ライン３３及びラ
イン２７間の電圧もダイオードＯＲ回路３２を通じて上
昇して定電圧ダイオード４１のツェナー電圧を越えるよ
うになる。すると、定電圧ダイオード４１がブレークダ
ウンして限時制御回路４０が通電状態になるため、」１
記限時制御回路４０からは、その印加電圧（即ち負荷電
流値）の大小に応じた所定の限時時間経過後にトリがパ
ルスが出力される。従って、このトリガパルスによりサ
イリスク３８がターンオンされるようになり、以て引き
外し装置３９により主回路接点２２ａ。

２２ｂ、２２ｃが開放されるという瞬時引き外し動作が
行なわれる。

ｍ３図及び第４図には本発明の第２の実施例が示されて
おり、以下これについて前記第１の実施例と異なる部分
のみ説明する。即ち、この第２の実施例は、第３図に示
すように、電流検出手段３１と信号選択手段３４との間
に分圧回路４７ａ。

４７ｂ、４７Ｃを介在させた構成に特徴を有するもので
あり、これによって各相馬アナログ電圧信号Ｖａ、Ｖｂ
、Ｖｃが分圧されて信号選択手段３４に与えられるよう
になっている。上記分圧回路４７ａ、４７ｂ、４７ｃは
、具体的には第４図のように信号選択手段３４内の抵抗
Ｒ４，Ｒ５，Ｒ６を利用することにより構成の簡単化が
図られている。つまり、各分圧回路４７ａ、４７ｂ、４
７Ｃは、信号選択手段３４が有するアナログスイッチ４
４ａ、４４ｂ、４４ｃの各入力端端子とアナロググラン
ド電位にあるライン４２との間に抵抗Ｒ１Ｏ、ＲＬ　１
　、　Ｒ１２を夫々接続すると共に、各抵抗Ｒ１Ｏ、Ｒ
１ｌ　、　Ｒ１２と並列にノイズ吸収用のコンデンサＣ
，，ｃ、、Ｃ５を夫々接続することにより構成されてい
る。尚、上記各抵抗Ｒ１０＋　Ｒ１１，Ｒ１２は夫々同
じ抵抗値に設定され、以て各分圧回路４７ａ、４７ｂ、
４７ｃの分圧比が等しくなるように構成されている。

このように構成した本実施例においても前記実施例と同
様の作用が得られるものであり、特に本実施例によれば
、過大なアナログ電圧信号Ｖａ。

Ｖｂ、Ｖｃが入力される事態を阻止できるようになる。

［発明の効果］ 以上の説明により明らかなように請求項１の発明によれ
ば、複数相の交流電路に流れる負荷電流値を示す各相馬
アナログ電圧信号を所定の順序で択一的に通過させる信
号選択手段、並びにこの信号選択手段を通過した信号を
デジタル変換するＡ−Ｄ変換回路を夫々設けた」二で、
Ａ−Ｄ変換回路からのデジタル電圧信号により示される
各相の負荷電流値に基づいて引き外し動作を実行する信
号処理回路を設ける構成としたので、必要なアナログ回
路素子数を少なくできて、回路構成の簡１１ｉ化及びこ
れに伴うコストの低減を図り得る。また、引き外し動作
のための信号処理をデジタル的に行なう構成であるから
、従来必要であった面倒な出力レベル調整作業が不要に
なる。

請求項２の発明によれば、電流検出手段の出力側に分圧
回路を設けたから、過大なアナログ電圧信号が入力され
ることを阻止できる。また、請求項３に記載の発明によ
れば、デジタル信号処理により得た負荷電流の実効値ま
たは平均値に基づいて引き外し動作を行なうようにして
いるから、引き外し動作の精度が良好になるものである
。さらに、請求項４の発明によれば、信号処理回路によ
って信号選択手段の選択動作も制御すると共に、斯様な
制御に同期して上記デジタル演算処理を行なう構成であ
るから、信号選択手段による選択動作の制御と信号処理
回路によるデジタル演算とを同期させるための手段を別
途に設ける必要がなくなる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す概略的回路構成図
、第２図は同実施例の要部を示す回路構成図である。第
３図は本発明の第２の実施例を示す概略的回路構成図、
第４図は同実施例の要部を示す回路構成図である。また
、第５図は従来例説明用の第１図相当図である。 図中、２２ａ、２２ｂ、’２２ｃは主回路接点、２３ａ
、２３ｂ、２３ｃは主回路導体（交流電路）、２５ａ、
２５ｂ、２５ｃは変流器、２６ａ、２５ｂ、２６Ｃは整
流回路、２９ａ、２９ｂ、２９Ｃは負ｔｕ囲路、３０は
電源回路、３１は電流検出手段、３４は信号選択手段、
３５は差動増幅回路、３６はＡ−Ｄ変換回路、３７はマ
イクロコンピュータ（信号処理回路）、３８はサイリス
ク、３９は引き外し装置、４７ａ、４７ｂ、４７ｃは分
圧回路を示す。　　− 出願人　　株式会社　　東　　　芝

Claims (1)

1. 【特許請求の範囲】 １、複数相の交流電路に流れる負荷電流を検出して各相
   の負荷電流値に応じた電圧レベルの各相用アナログ電圧
   信号を夫々出力する電流検出手段を備え、上記アナログ
   電圧信号により示される負荷電流値に基づいて引き外し
   動作を実行するようにした回路しや断器において、前記
   電流検出手段からの各相用アナログ電圧信号を所定の順
   序で択一的に通過させるという選択動作を繰返す信号選
   択手段と、この信号選択手段を通過したアナログ電圧信
   号をデジタル変換するＡ−Ｄ変換回路と、このＡ−Ｄ変
   換回路からのデジタル電圧信号を受けるように設けられ
   そのデジタル電圧信号により示される各相の負荷電流値
   に基づいて前記引き外し動作を実行する信号処理回路と
   を具備したことを特徴とする回路しや断器。２、電流検
   出手段からの各相用アナログ電圧信号を分圧して信号選
   択手段に与える分圧回路を備えたことを特徴とする請求
   項１記載の回路しや断器。 ３、信号処理回路は、マイクロコンピュータにより構成
   され、入力されるデジタル電圧信号に基づいて少なくと
   も負荷電流の実効値若しくは平均値の演算を行なうと共
   に、その演算結果に基づいて引き外し動作を実行するよ
   う構成されていることを特徴とする請求項１記載の回路
   しや断器。 ４、信号処理回路は、信号選択手段の選択動作を制御す
   ると共に、その制御に同期してデジタル電圧信号に基づ
   いた演算処理を行なうように構成されていることを特徴
   とする請求項３記載の回路しや断器。