JPH01273145A - ヒストリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ｖｔ置のヒストリを収集するヒストリ制御方式に関し、 ２つのヒストリメモリを設け、他の装置に処理依頼など
を通知した近傍、および異常発生あるいは応答がタイム
アウトした近傍のヒストリを効率的に収集することを目
的とし、 他の装置に処理依頼などを通知した後、所定時間ｔ１経
過しても応答がない場合に、ヒストリの収集を停止する
第１のヒストリメモリと、他の装置に通知した後、所定
時間ｔ８経過しても応答が無く、タイムアウトしたこと
を契機、あるいは装置の異常が検出されたことを契機に
ヒストリの収集を停止する第２めヒストリメモリとを備
え、ある装置から他の装置に処理依頼などを通知した近
傍のヒストリ、および異常が発生あるいはタイムアウト
した近傍のヒストリを収集するように構成する。

〔産業上の利用分野〕

本発明は、装置のヒストリを収集するヒストリ制御方式
に関するものである。

〔従来の技術と発明が解決しようとする課題〕通常、情
報処理装置は、内部にヒストリメモリを持ち、このヒス
トリメモリに動作の履歴を循環する態様で書き込み、何
らかの異常を検出した時に新たな書き込みを停止して、
当該ヒストリメモリに書き込まれているヒストリを取り
出して異常原因を調査するようにしている。

しかし、第３図（イ）に示すように、装置（ＣＰＵなど
）１）が他の装置（ＭＣＵなど）１２に処理要求を通知
し、これに対応した完了応答を受信して処理を順次行う
場合がある。この場合に、第３図（ロ）に示すように、
所定の時間ｔ、経過しても完了応答が受信されない時、
タイムアウトとして異常が検出され、上記ヒストリメモ
リに新たな書き込みを停止してヒストリを収集している
。

このヒストリメモリの容量が有限であるため、タイムア
ウトの直前のヒストリしか収集できず、他の装置に処理
要求した時のヒストリを収集し得ないという問題点があ
った。

本発明は、２つのヒストリメモリを設け、他の装置に処
理依頼などを通知した近傍、および異常発生あるいは応
答がタイムアウトした近傍のヒストリを効率的に収集す
ることを目的としている。

〔課題を解決する手段〕

第１図を参照して課題を解決する手段を説明する。

第１図において、装置１、装置２は、情報処理システム
を構成するＣＰＵ　（中央処理装置）　、ＭＣＵ（記憶
制御装置）などである。

第１のヒストリメモリｌは、他の装置に処理依頼などを
通知した近傍のヒストリを収集するものである。

第２のヒストリメモリ２は、異常が発生した近傍、ある
いは応答がタイムアウトした近傍のヒストリを収集する
ものである。

〔作用〕

本発明は、第１図に示すように、例えば装置１が処理依
頼を装置２に通知した後、所定時間ｔ。

経過するまでに応答がない場合に第１のヒストリメモリ
１−１への書き込みを停止すると共に、何らかの異常が
発生したことを契機、あるいは応答が他の装置２から所
定時間ｔ２経過してもなくてタイムアウトしたことを契
機として第２のヒストリメモリ１−２への書き込みを停
止するようにしている。

従って、第１のヒストリメモリには他の装置への処理要
求依顛などを通知した近傍（前後）のヒストリが収集さ
れると共に、第２のヒストリメモリには異常が発生した
時点あるいはタイムアウトした時点の近傍のヒストリが
収集され、通知・応答によって処理を実行する装置間に
おけるヒストリを効率的に収集することが可能となる。

〔実施例〕

次に、第１図および第２図を用いて本発明の１実施例の
構成および動作を順次詳細に説明する。

第１図（イ）において、装置３、装置４は、通知・応答
などによって所定の処理を行うものである。これらの装
置３．４は、内部に第１のヒストリメモリ１、第２のヒ
ストリメモリ２を持っている。

第１のヒストリメモリｌは、他の装置に処理要求などを
通知した後、所定時間ｔ、経過しても応答が無い場合に
、新たな書き込みを停止し、当該通知の近傍のヒストリ
を収集するものである。

第２のヒストリメモリ２は、装置に何らかの異常（自装
置内の異常、他の装置からの異常）が発生したことを契
機、あるいは所定時間１を経過しても応答が無く、タイ
ムアウトしたことを契機として新たな書き込みを停止し
、異常が発生した近傍のヒストリ、あるいはタイムアウ
トした近傍のヒストリを収集するものである。

次に、第１図（ロ）を用いて動作を説明する。

第１図（ロ）において、装置（ＣＰＵ）３がコマンド（
ＲＥＱ）を装置（ＭＣＵ）４に通知して処理要求を行う
、この通知した後、所定時間ｔ。

経過しても応答が無い場合、第１のヒストリメモＩ７１
への新たな書き込みを停止（ヒストリストツブ）する、
これにより、装置３が装置４にコマンドを通知した近傍
（前後）のヒストリが収集される。ここで、所定時間ｔ
１は、第１のヒストリメモリ１の容量（記憶ステップ数
）に対応して、当該通知の前後のヒストリが残留するよ
うに設定する。

次に、異常（装置３内の異常、装置４から通知された異
常）を契機、あるいは装置３がコマンドを装置４に通知
して処理要求した後、所定時間ｔ２経過して応答が無く
、タイムアウトしたことを契機として、第２のヒストリ
メモリ２への新たな書き込みを停止（ヒストリストツブ
）する、これにより、何らかの異常が発生した近傍、あ
るいはタイムアウトした近傍のヒストリが収集される。

この所定時間ｔ、は、通知に対応して何らかの障害によ
って、もはや応答がされないと判断される時間である。

第２図を用いて本発明の要部構成を詳細に説明する。

第２図において、第１のヒストリメモリ１、第２のヒス
トリメモリ２は、第１図に対応するので説明を省略する
。

時間監視回路５−１は、第１図（ロ）に記載する時間ｔ
１が経過しても、コマンド応答信号が受信されないか否
かを監視するものである。この時間１．の監視は、他の
装置に対するコマンド発行信号（通知）の送出によって
計時を開始し、他の装置からのコマンド応答信号の受信
によって計時を停止する。この停止されるまでに所定の
時間ｔ、を経過した場合、ヒストリ制御回路６に通知し
て、第１のヒストリメモリ１への新たな書き込みを停止
させる。この所定の時間ｔ、は、第１図（ロ）に記述し
たように、コマンド発行信号を送出した近傍（前後）の
信号群が第１のヒストリメモリ１に残留するような値に
設定する。

時間監視回路５−２は、第１図（ロ）に記載する時間ｔ
２が経過しても、いまだコマンド応答信号が受信されず
、タイムアウトしたか否かを監視するものである。この
時間ｔ、の監視は、時間監視回路５−１と同様に、他の
装置に対するコマンド発行信号（通知）によって計時を
開始し、他の装置からのコマンド応答信号によって計時
を停止する。停止されないで、所定の時間ｔ２を経過し
た場合、エラー検出回路７およびヒストリ制御回路８を
介して第２のヒストリメモリ２への新たな書き込みを停
止させる。この所定の時間１．は、第１図（ロ）に記述
したように、コマンド応答信号がもはや受信されないと
判断される時点の近傍の信号群を第２のヒストリメモリ
２に残留するように設定する。

ヒストリ制御回路６．８は、装置が発生する信号群を第
１のヒストリメモリ１、第２のヒストリメモリ２に循環
する態様で書き込むように制御すると共に、時間監視回
路５−１からの通知、あるいはエラー検出回路７からの
通知に基づいて、新たな書き込みを停止させるものであ
る。

エラー検出回路７は、自装置３内に異常が発生した時、
他の装Ｗ４から異常通知があった時、および時間監視回
路５−２からタイムアウト信号が通知された時に、ヒス
トリ制御回路８に通知して第２のヒストリメモリ２への
新たな書き込みを停止させるものである。

次に、動作を説明する。

第２図において、信号群が第１のヒストリメモリ１、第
２のヒストリメモリ２に対して循環するＢ様で書き込ま
れている状態で、時間監視回路５−１．５−２に対して
コマンド発行信号が入力されると、計時が開始される。

そして、所定時間Ｌ１経過するまでに、コマンド応答信
号が入力（受信）されないと、時間管理回路５−１から
送出されたタイムアウト信号に対応して、ヒストリ制御
回路６からヒストリストツブ信号が第１のヒストリメモ
リ１に入力され、新たな書き込みが停止され、コマンド
発行信号が送出された近傍のヒストリが収集される。更
に、所定時間乞え経過するまでに、コマンド応答信号が
入力（受信）されないと、時間管理回路５−２から送出
されたタイムアウト信号に対応して、エラー検出回路７
およびヒストリ制御回路８を介してヒストリストツブ信
号が第２のヒストリメモリ２に入力され、新たな書き込
みが停止され、タイムアウト近傍のヒストリが収集され
る。また、自装置から異常が通知された場合、あるいは
他の装置から異常が通知された場合、エラー検出回路７
およびヒストリ制御回路８を介して、ヒストリストツブ
信号が第２のヒストリメモリ２に通知され、この異常が
通知された近傍のヒストリが収集される。

〔発明の効果〕

以上説明したように、本発明によれば、２つのヒストリ
メモリを設け、他の装置への処理要求依韻などを通知し
た近傍（前後）のヒストリを収集すると共に、異常が発
生した近傍あるいは応答が無く、タイムアウトした近傍
のヒストリを収集する構成を採用しているため、通知・
応答によって処理を実行する装置間におけるヒストリを
効率的に収集することができる。

【図面の簡単な説明】

第１図は本発明の１実施例構成図、第２図は本発明の要
部構成図、第３図は従来技術の説明図を示す。 図中、１は第１のヒストリメモリ、２は第２のヒストリ
メモリ、３．４は装置、５−１．５−２は時間監視回路
、６．８はヒストリ制御回路、７はエラー検出回路を表
す。

Claims (1)

1. 【特許請求の範囲】 装置のヒストリを収集するヒストリ制御方式において、 他の装置に処理依頼などを通知した後、所定時間ｔ＿１
   経過しても応答がない場合に、ヒストリの収集を停止す
   る第１のヒストリメモリ（１）と、他の装置に通知した
   後、所定時間ｔ＿２経過しても応答が無く、タイムアウ
   トしたことを契機、あるいは装置の異常が検出されたこ
   とを契機にヒストリの収集を停止する第２のヒストリメ
   モリ（２）とを備え、 ある装置から他の装置に処理依頼などを通知した近傍の
   ヒストリ、および異常が発生あるいはタイムアウトした
   近傍のヒストリを収集するように構成したことを特徴と
   するヒストリ制御方式。