JPS6290068A - 予備系監視方式 - Google Patents

予備系監視方式

Info

Publication number
JPS6290068A
JPS6290068A JP60228681A JP22868185A JPS6290068A JP S6290068 A JPS6290068 A JP S6290068A JP 60228681 A JP60228681 A JP 60228681A JP 22868185 A JP22868185 A JP 22868185A JP S6290068 A JPS6290068 A JP S6290068A
Authority
JP
Japan
Prior art keywords
processor
status display
flip
standby
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60228681A
Other languages
English (en)
Other versions
JPH0754947B2 (ja
Inventor
Yukito Maejima
前島 幸仁
Hirotoshi Shirasu
白須 宏俊
Tahei Suzuki
鈴木 太平
Hiroshi Kuwabara
弘 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60228681A priority Critical patent/JPH0754947B2/ja
Publication of JPS6290068A publication Critical patent/JPS6290068A/ja
Publication of JPH0754947B2 publication Critical patent/JPH0754947B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は予備系監視システム、更に詳しく言えば、二重
化構成されたプロセッサシステムにおける予備系プロセ
ッサシステムの動作状態を現用系プロセッサが監視する
予備監視方式に関する。
〔発明の背景〕
例えば、電子交換機の交換処理装置のように、交換機の
信頼性を高めるため、処理装置を現用(使用)系と予備
(待期)系の2重化構成にして、一方の現用処理装置が
故障したとき、すみやか予備系処理装置に切換えること
によって、交換処理の中断をなくすことによって信頼性
を高める方策がとられる。
これらの2重化された処理装置は、マイクロプロセッサ
とメモリならび入出力装置を持つが、予備系の装置を有
効に活用するため、処理装置が予備系となったとき使用
できる専用メモリを設は予備系処理装置を他の目的に使
用する装置が知られている(特開昭57−54491号
公報)、シかし上記従来知られている処理装置における
専用メモリは、予備系となったときしか使用されないた
めに使用効率が要い。また、予備系処理装置の監視シス
テムについては何も考慮されていない。
〔発明の目的〕
本発明の目的は上記専用メモリを活用し、通常時、2重
化されたプロセッサが各々独立にアクセス可能な専用メ
モリと状態表示装置を用いて、予備系の正常性、すなわ
ち故障なく正常に動作し得る状態にあるかどうかを円滑
に監視する方式を提供することにある。
〔発明の概要〕
上記目的を達成するため、本発明の予備系監視方式は、
二重化されたプロセッサと各々のプロセッサが独立にア
クセスできる専用メモリと現用系プロセッサのみアクセ
スできる二重化主メモリを有するプロセッサシステムに
おいて、通常時、予備系プロセッサは予備系専用メモリ
に格納したプロセッサ診断及びメモリ診断プログラムを
一定の周期で実行させ、かつ正常終了の場合にはその旨
を状態表示装置に表示し、一方、現用系プロセッサは専
用メモリあるいは現用系プロセッサのみアクセスできる
二重化主メモリに格納した予備系監視プログラムを実行
し、予備系プロセッサが状態を表示する周期より長い周
期で、状態表示装置より状態表示を読み取り、かつその
表示のリセットを行うことにより予備系プロセッサシス
テムの正常動作を監視することを特徴とする。
〔発明の実施例〕
次に、本発明の実施例について、図面を参照して説明す
る。
第1図は本発明による予備系監視システムの一実施例を
示すブロック図である。
第1図の2重化されたプロセッサシステム構成において
、プロセッサシステム1,2は、各々プロセッサ10,
11、専用メモリ20; 21、主メモリ30,31、
プロセッサバス40,41、プロセッサバス用スイッチ
50.51から構成され、プロセッサシステム1,2の
系間には、メモリ交絡用バス100、状態表示装@11
oが備えられている。
次に、各プロセッサシステムの動作について説明する。
プロセッサシステム1を通常のプログラム処理を行う現
用系とし、プロセッサシステム2が予備系として同時に
動作する場合、現用系のプロセッサバス用スイッチ45
0は閉じ、且つ予備系のプロセッサバス用スイッチ51
は解放した状用バス100を介して主メモリ31にアク
セスが可能であり、且つ状態表示装置110へもアクセ
スが可能である。これにより、現用系プロセッサ10は
専用メモリ20あるいは主メモリ30゜31に格納され
たプログラムを実行したり、データにアクセフすること
ができる。一方、プロセッサバス用スイッチ51が解放
された状態では、予備系プロセッサ11は主メモリ30
や主メモリ31ヘアクセスすることはできないが、状態
表示装置110と専用メモリ21にはアクセスができる
ため、専用メモリ21が格納したプロクラムは実行でき
る。
次に、第1図で示したプロセッサシステムl。
2において、予備系プロセッサシステム2の正常性の監
視方法について説明する。予備系プロセッサ11は、通
常時、専用メモリ21に格納したプロセッサ診断プログ
ラムや専用メモリ診断プログラムを一定の周期で実行し
、正常だと判断した場合はその旨の表示を状態表示装置
110へ行うが、異常だと判断した場合は状態表示装[
110に状態表示しない。また、予備系プロセッサ11
や専用メモリ21が何らかの障害で診断プログラムが実
行できない場合も状態表示装置110に状態表示しない
一方、現用系プロセッサ10は専用メモリ2゜あるいは
主メモリ30.31に格納した予備系監視プログラムを
実行する。この監視プログラムは予備系プロセッサ11
が設定した正常の旨の表示を状態表示装置110から一
定の周期で読み取り、表示があれば、「予備系プロセッ
サシステム2は正常である。」と判断し、その状態表示
装置110の表示をリセットする。もし、表示が一定時
間なけせば、「予備系プロセッサシステム2は障害状態
にある。」と判断し、障害通報処理を行う。なお、現用
系の監視プログラムの実行周期は予備系の診断プログラ
ムの実行周期より長くシ、現用系は予備系の状態表示を
確実に読みとれるようにしである。
第2図は状態表示袋@110の主要回路構成図である。
状態表示装置110はプロセッサバス40.41、アド
レスデコーダ120,121、フリップフロップ回路1
30,131、出力ゲート回路140,141から構成
され、プロセッサバス40,41を介して、プロセッサ
10.11からアクセスが可能である。
次に状態表示装置110の動作について説明する。予備
系プロセッサ11が実行した診断プログラムの結果は、
プロセッサバス41.アドレスデコーダ121を介して
、フリップフロップ130に表示される。一方、現用系
プロセッサ10はプロセッサバス40.アドレスデコー
ダ120.出力ゲート回路140を介して、フリップフ
ロップ130に表示された、予備系プロセッサシステム
2の状態表示を読み取り、その結果はデータとして、プ
ロセッサバス40へ出力される。そして、現用系プロセ
ッサ1oが予備系の状態表示を読み取った後、プロセッ
サバス40.アドレスデコーダ120を介して、フリッ
プフロップ130に表示された予備系の状態表示をリセ
ットする。このような一連の動作が一定の周期で繰り返
される。
〔発明の効果〕
以上述べたように本発明によれば、予備系プロセッサ、
専用メモリ及び状態表示装置を用いて、予備系プロセッ
サは一定周期で診断プログラムを実行し、その結果が状
態表示装置を介して、現用系プロセッサの監視プログラ
ムへ伝達されるので、予備系プロセッサシステムの障害
の早期検出と現用系プロセッサシステムから予備系プロ
セッサシステムへの切替を確実に行うことができるとい
う効果がある。
【図面の簡単な説明】 第1図は本発明の一実施例を示すブロック図、第2図は
第1図の状態表示装置の主要回路構成図である。 1.2・・・プロセッサシステム、10.11・・・プ
ロセッサ、20.21・・・専用メモリ、30.31・
・・主メモリ、40.41・・・プロセッサバス、5o
。 51・・・プロセッサバス用スイッチ、100・・・メ
モリ交絡用バス、110・・・状態表示装置、120゜
121・・・アドレスデコーダ、130,131・・・
フリップフロップ回路、140,141・・・出力ゲー
ト回路。                     
iく

Claims (1)

  1. 【特許請求の範囲】 1、二重化されたプロセツサ、各プロセツサが専用にア
    クセスできるメモリ、通常時、現用系プロセツサのみア
    クセスできる二重化主メモリ、系間の動作状態を表示す
    る状態表示装置より構成されるプロセツサシステムにお
    いて、通常時、予備系プロセツサは予備系専用メモリに
    格納されたプロセツサ及びメモリの診断プログラムを一
    定周期で実行し、正常の場合はその旨を状態表示装置に
    表示を行い、現用系プロセツサは専用メモリあるいは二
    重化主メモリに格納されたプログラムを実行し、予備系
    プロセツサが正常であるということを表示するより長い
    周期で状態表示装置に表示された予備系の状態表示を読
    み取り、状態表示があれば正常と判断し、さらに、その
    状態表示のリセツトを行い、もし、一定時間以内に状態
    表示がない場合は障害と判断することを特徴とする予備
    系監視方式。 2、第1項記載の予備系監視システムにおいて、上記状
    態表示装置が、第1及び第2のフリツプフロツプを有し
    、上記二重化された一方のプロセツサのバスは第1のア
    ドレスデコーダを介し、第1のフリツプフロツプの出力
    ゲート、リセツト端子、および第2フリツプフロツプの
    セツト端子に結合され、他方のプロセツサのバスは第2
    のアドレスデコーダを介して、上記第2のフリツプフロ
    ツプの出力ゲート、リセツト端子、および第1のフリツ
    プフロツプのセツト端子に結合されている予備系監視方
    式。
JP60228681A 1985-10-16 1985-10-16 予備系監視方式 Expired - Lifetime JPH0754947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60228681A JPH0754947B2 (ja) 1985-10-16 1985-10-16 予備系監視方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60228681A JPH0754947B2 (ja) 1985-10-16 1985-10-16 予備系監視方式

Publications (2)

Publication Number Publication Date
JPS6290068A true JPS6290068A (ja) 1987-04-24
JPH0754947B2 JPH0754947B2 (ja) 1995-06-07

Family

ID=16880142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60228681A Expired - Lifetime JPH0754947B2 (ja) 1985-10-16 1985-10-16 予備系監視方式

Country Status (1)

Country Link
JP (1) JPH0754947B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491816A (en) * 1990-09-20 1996-02-13 Fujitsu Limited Input/ouput controller providing preventive maintenance information regarding a spare I/O unit
EP0508441B1 (en) * 1991-04-11 1999-12-01 Mitsubishi Denki Kabushiki Kaisha Recording device
JP2009005443A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 可変電圧可変周波数電源装置及びその待機系異常検出方法
JP2013025365A (ja) * 2011-07-15 2013-02-04 Nec Corp 二重化システムにおける予備装置の障害通知方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197668A (en) * 1981-05-30 1982-12-03 Omron Tateisi Electronics Co Status check method in duplex system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197668A (en) * 1981-05-30 1982-12-03 Omron Tateisi Electronics Co Status check method in duplex system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491816A (en) * 1990-09-20 1996-02-13 Fujitsu Limited Input/ouput controller providing preventive maintenance information regarding a spare I/O unit
US5826003A (en) * 1990-09-20 1998-10-20 Fujitsu Limited Input/output controller providing preventive maintenance information regarding a spare I/O unit
US6324655B1 (en) 1990-09-20 2001-11-27 Fujitsu Limited Input/output controller providing preventive maintenance information regarding a spare I/O unit
EP0508441B1 (en) * 1991-04-11 1999-12-01 Mitsubishi Denki Kabushiki Kaisha Recording device
JP2009005443A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 可変電圧可変周波数電源装置及びその待機系異常検出方法
JP2013025365A (ja) * 2011-07-15 2013-02-04 Nec Corp 二重化システムにおける予備装置の障害通知方法

Also Published As

Publication number Publication date
JPH0754947B2 (ja) 1995-06-07

Similar Documents

Publication Publication Date Title
US5491787A (en) Fault tolerant digital computer system having two processors which periodically alternate as master and slave
JPS6290068A (ja) 予備系監視方式
JPS6115239A (ja) プロセツサ診断方式
JP3025504B2 (ja) 情報処理装置
JP3107104B2 (ja) 待機冗長方式
JP2744113B2 (ja) 計算機システム
JPS6113627B2 (ja)
JPS62237536A (ja) 電子計算装置
JPS61169036A (ja) システム監視装置
JP3055249B2 (ja) プロセッサのデバッグ方式
JPS5870670A (ja) 二重系の交換機の障害情報転送方式
JPS5947605A (ja) バツク・アツプ制御装置
JPS62106564A (ja) 情報処理システムの現用/予備切り替え制御方式
JPS6330660B2 (ja)
JPH01205244A (ja) ロギング情報収集方式
JPS6123256A (ja) 監視装置
JPH03111962A (ja) マルチプロセッサ・システム
JPS5822469A (ja) 中央監視制御装置
JPH10275090A (ja) 基本処理装置の二重化方式
JPH0263248A (ja) タスクプログラムの無限ループ障害検出方式
JPH04293133A (ja) 疎結合マルチプロセッサシステムにおける故障監視方式
JPH01230111A (ja) 電源制御方式
JPH04268929A (ja) 二重化プロセッサシステム
JPS6252639A (ja) マイクロプロセツサシステムのセルフチエツク方式
JPH04160556A (ja) マルチプロセッサシステムのメモリ診断方式