JPH01273353A - バイポーラトランジスタの製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、半導体基板内に、第１の導電型を右−４る第
１の半導体層と、第１の導電型とは逆の第２の導電型を
有する第２の半導体層ど、第１の導電型を有し且つメサ
状の第３の半導体層とがそれらの順に積層されている積
層体が形成され、そして、その積層体内に、その上方か
ら、上記第１の半導体層に達する深さを有するとともに
、第２の導電型を有する半導体領域が、上記第３の半導
体層のメサ部を取囲むように形成されている、という構
成を有するバイポーラトランジスタ、及びその製法に関
する。

【従来の技術】

従来、第４図を伴って次に述べるバイポーラトランジス
タが提案されている。 すなわち、例えば半絶縁性ＧａＡＳでなる半導体基板１
を有し、その半導体基板１上に、例えばｎ＋型を有し且
つ例えばＧａＡＳでなるメサ状の半導体層２が形成され
ている。 また、半導体層２のメリ゛部２ａ十に、ｎ型を有し■つ
例えばＡＡＧａＡＳ系でなる半導体ｍ３と、ｎ型を有し
且つ例えばＧａＡＳひなる半導体層４と、ｎ型を右し且
つ例えばＱａ、Ａ、ｓでなるメサ状の半導体層５とがそ
れらの順に積層して形成されている。 さらに、半導体層５のメザ部５ａ上に、ｎ＋型を有し且
つ例えばＧａＡＳでなる￥導体層６が形成されている。 上述した半導体１！２．３．４．５及び６は、半導体基
板１上に形成された１ｒ！４１１休７を構成している。 また、この半導体層２．３．４．５及び６からなる積層
体７に、その上方から、半導体Ｒ３に達する深さを右す
るととｂにｎ型を有する半導体領域８が、半導体層５の
メサ部５ａを取囲むように形成されている。この場合、
半導体領域８の内側部８ａの一部の領域は、半導体層５
のメサ部りａ内まで延長しているが、内側部８ａの他の
領域は半導体層５のメサ部りａ内まで延長していない。 また、積層体７の全外表面上に、半導体層２、半導体領
域８及び半導体層６をそれぞれ外部に臨ませる窓９ａ、
９ｂ及び９ｃ８有し且つ例えばＳｉ３Ｎ４でなる絶縁層
９が形成されている。 さらに、絶縁層９上に、窓９ａ、９ｂ及び９Ｃをそれぞ
れ通じて、半導体層２、半導体領域８及び半導体層６に
ぞれぞれオーミックに連結゛している電極層２１．８１
及び６１が形成されている。 以上が、従来提案されているバイポーラトランジスタの
構成である。 このような構成を有するバイポーラｌ−ランジメタによ
れば、半導体層３．４及び５がそれぞれエミツタ層、ベ
ース層及びコレクタ層として作用し、また、半導体層２
及び６がそれぞれエミッタ電極付用層及びコレクタ電極
付用層として作用し、さらに、半導体ｆ！４域８がベー
ス電極付用領域として作用し、さらに、電極層２１．８
１及び６１がそれぞれエミッタ電、極唐、ベース電Ｉｆ
ｉ層及びコレクク電極層として作用して、バイボータト
ランジスタとしての機能が１９られる。 また、第４図に示す従来のバイポーラトランジスタの場
合、ベース層として作用する半導体層４が、エミツタ層
として作用する半導体層３に比し狭いエネルギバンドギ
ャップを有していることから、それら半導体層３及び４
間にヘテロ接合を形成しているので、詳ａ説明は省する
が、バイポーラトランジスタとしての機能が効果的に得
られる。 また、第４図で上述した従来のパイボーラトランジスタ
の製法として、第５図を伴って次ｉこ述べる方法が提案
されている。 第５図において、第４図との対応部分には同一符号を付
して示す。 第５図に示す従来のバイポーラトランジスタの製法は、
次に述べる順次の工程をとって、第４図で上述した従来
のバイポーラ［・ランジスタを￥Ａ造する。 すなわち、第４図で上述した、半絶縁性のＧａＡＳでな
る半導体基板１を予め用意ケる（第５図△）。 そして、その半導体基板１上に、爾後第４図で上述した
半導体層２になる、ｎ型１を有し且つＧａＡＳでなる半
導体層２′と、爾後第４図で上述した半導体層３になる
、ｎ型を有し且つＡＡＧａＡＳ系でなる半導体層３′と
、爾後第４図で上述した半導体層４になる、ｐ型を有し
且つＧａＡｓでなる半導体層４′　と、爾後第４図で上
述した半導体層５になる、ｎ型を有し且つＧａＡＳでな
る半導体層５′と、爾後第４図で上述した半導体［１６
になる、ｎ十型を有し且つＧａＡＳでなる半導体層６′
とがそれらの順に積層されている積層体７′を、例えば
エピタキシャル成長法によって形成する（第５図Ｂ）。 次に、上述した半導体Ｗａ２′、３′、４′、５′及び
６′からなる積層体７′上に、例えば、フォトレジスト
でなるマスク層３１を所要のパターンにアイランド状に
形成する（第５図Ｃ）。 次に、積層体７′に対し、上述したマスク層３１をマス
クとするエツチング処理を、選択的に、半導体層５′に
達する深さまで行うことによって、半導体層５′から、
メサ状の半導体層５″を形成するとともに、半導体層６
′から、半導体層５″のメサ部５ａ上に積層されている
第４図で上述した半導体層６を形成する（第５図Ｄ）。 次に、積層体７′に対し、上方から、例えば上述したマ
スクＪＩ３１をマスクとする、例えばＢｅでなるｐ型不
純物イオン３２の打込処理を、半導体層５′のメサ部５
ａを取囲むように、選択的に、半導体層３′に達する深
さまで行うことによって、積層体７′内に、その上方か
ら半導体層３′に達する深さを右する不純物イオン打込
領域８′を、半導体層５′のメサ部５ａを取囲むように
形成する（第５図Ｅ）。 この場合、ｐ型不純物イオン３２の打込処理を、積層体
７′のｖ４層方向と直交する面に対して傾斜している斜
め上方から行うことドよって、不純物イオン打込領域８
′を、その内側部８ａの一部の領域だけが半導体層５″
のメサ部りａ内まで延長しているが、内側部８ａの他の
領域が半導体層５″のメ号部５ａ内まで延長していない
ものとして形成する。 次に、図示しないが、Ｗ４層体７′に対する加熱処理（
アニール処理）を行うことによって、不純物イオン打込
領域８′を活性化し、よって、不純物イオン打込領域８
′から爾後第４図で上述した半導体領域８になる半導体
領域８″を形成する。 次に、マスク層３１を積層体７′上から除去して後、積
層体７′上に、半導体層６及び半導体層５″のメサ部５
ａを覆い且つ例えばフォトレジストでなるマスク層３３
を所要のパターンに形成する（第５図Ｆ）。 次に、積層体７′に対し、上方から、上述したマスクＨ
３３をマスクとするエツチング処理を、半導体ＪＦｉ２
に達するまで行うことによって、半導体層２′、３′、
４、′及び５″から、第４図で上述した半導体層２．４
及び５を形成し、よって、第４図で上述した半導体［２
，３，４，５及び６からなる積層体７を形成するととも
に、半導体領域８“から第４図で上述した半導体領域８
を形成する（第５図Ｇ）。 次に、積層体７の外表面上に絶縁層９を形成し、次で、
その絶縁層９に半導体領域８を外部に臨ませる窓９ｂを
形成し、次で、絶縁層９上に窓９ｂを通じて半導体領域
８にオーミックに連結している電極層８１を形成し、次
に、またはその前に、絶縁１１９に半導体層２及び６を
それぞれ外部に臨ませる窓９ａ及び９Ｃを形成し、次で
、絶縁層９上に窓９ａ及び９Ｇをそれてれ通じて半々体
層２及び６にそれぞれオーミックに連結している電極ｍ
２１及び６１を形成Ｊる（第５図ト１）。 以上が、従来提案されている第４図で上述した従来のバ
イポーラトランジスタの製法である。 このような従来のバイポーラトランジスタの製法によれ
ば、積層体７内にベース層として作用する半導体層４に
連接している半導体領域８を形成するので、ベース層と
して作用する半導体層４に対するベース電極層として作
用Ｊる電極層８１を、半導体領域８上に形成すればよい
。 従って、第５図りに示す半導体層５″を有するｖ４層体
７′を形成する工程において、その半導体層５″を、半
導体１１４’上に、半々体層６下において、アイランド
状に形成し、それによって半導体層４′を外部に露呈さ
せ、爾後第５図Ｅ、Ｆ及びＧで上述したと同様の工程を
とって、外部に露呈している半導体層４を形成し、そし
て、その半導体層４の外部に露出している領域に、電極
層８１をオーミックに形成する、という他の従来のバイ
ポーラトランジスタの製法の場合に比し、容易にバイポ
ーラトランジスタを製造することができる。 また、第５図に示す従来のバイポーラトランジスタの製
法の場合、加熱処理によって、最終的な半導体領域８に
なる不純物イオン打込領域８′を、第５図Ｅに示すよう
に、積層体７″に対し、ｐ型不純物イオン３２を、斜め
上方から打込むことによって形成するので、その斜めの
方向を、半導体基板１（積層体７″）の主表面の面方位
が（１００）面である場合、半導体基板１の主表面の法
線方向が［０１１］方向から２０〜３０°とった方向に
沿ってｐ型不純物イＡン３２に対してほぼ７°だけ傾斜
した関係が得られるように、選ぶことによって、Ｒ終的
に得られる半導体領域８でみて、その￥′導体領域８を
、チャンネリング効果を受けていす、各部均一な比抵抗
を有するものとして、制御性良く形成することができる
。

【発明が解決しようとする課題】

しかしながら、第４図で上述した従来のバイポーラトラ
ンジスタの場合、半導体領域８の内側部８ａが、メサ状
の半導体ＩＦｊ５のメサ部りａ内まで延長しているとし
ても、その内側部８ａの一部の領域しか半導体層５のメ
１大部５ａ内に延長していないので、半導体層３及び４
間のへテロｐｎ接合（エミッタ接合）の面積、が、半導
体層５のメサ部５ａの面積程度に微少でない。 このため、第４図で上述した従来のバイポーラトランジ
スタの場合、動作時におけるコレクタ電流＠度が比較的
低いという欠点を有し

【いた。 また、第４図で上述した従来のバイポーラトランジスタ
の場合、上述したように、半導体領域８の内側部８ａが
、その一部の領域しか、半導体層５のメサ部りａ内に延
長していないので、電極層８１を、バイポーラトランジ
スタとしてのベース抵抗を低下させようとして、半導体
領域８上に、その内側部８ａの一部の領域を半々体層５
のメサ部５日内に延長させていない側において、半導体
層５のメサ部５ａ側に近接して形成することができない
。その理由は、電（石層８１をそのように形成する場合
、電極層８１の内側端と半導体層３の内側端との間隙が
必要以上に短くなり、半導体層３から半導体層４に注入
される電子が、導電性層８１に引込まれやすくなるが、
バイポーラトランジスタとしての電流増幅率が低下する
からである。 このため、第４図で上述した従来のバイポーラトランジ
スタの場合、バイポーラトランジスタとしての電流増幅
率が比較的低いという欠点を有していた。 ざらに、第４図で上述した従来のバイポーラトランジス
タの場合、上述したように、半Ｗｔ、ｔｉ領域８の内側
部８ａが、その一部ｆｌｌｉ域しか、半導体層５のメサ
部りａ内に延長していないので、半導体層３から半導体
１４に注入されるキマ！リアが、半導体層５の半導体層
１ｉｉｉ８の内側部８ａを延長させていない側の側部で
再結合し易い。 このため、第４図で上述した従来のバイポーラトランジ
スタの場合、バイポーラトランジスタとしての電流増幅
率が比較的低いという欠点を右していた。 また、第５図で上述した従来のバイポーラトランジスタ
の製法の場合、ｆｉ１１的に１！７られる半導体領域８
となる不純物イオン打込領域８′を、積層体７′内に、
ｐ型不純物イオン３２を斜め上方から打込むことによっ
て形成し、よって、半導体領域８を、その内側部８Ａの
一部の領域のみ、半導体層５のメサ部りａ内に延長させ
てしか形成しないので、バイポーラトランジスタを、上
述した欠点を伴うものとして製造することができない、
という欠点を有していた。 よって、本発明は、上述した欠点のない、新規なバイポ
ーラトランジスタ、及びその製法を提案せんとするもの
である。 【課題を解決するための手段１ 本発明によるバイポーラトランジスタは、第４図で上）
！シた従来のバイポーラトランジスタの場合と同様に、
半導体基板内に、第１の導電型を有する第１の半導体層
と、第１の導電型とは逆の第２の導電型を有する第２の
半導体層と、第１の導電型を有し且つメサ状の第３の半
導体層とがそれらの順に積層されている積層体が形成さ
れ、そして、その積層体内に、その上方から、上記第１
の半導体層に達する深さを有するとともに、第２の導電
型を有する半導体領域が、上記第３の半導体層のメサ部
を取囲むように形成されている。 しかしながら、本発明によるバイポーラトランジスタは
、このような構成を有するバイポーラトランジスタにお
いて、上記半導体領域の内側部が、その全域に亘って、
上記第３の半導体層のメサ部内まで延長している。 また、本発明によるバイポーラトランジスタの製法は、
第５図で上述した従来のバイポーラトランジスタの製法
の場合と同様に、半導体基板上に、第１の導電型を有す
る第１の半導体層と、第１の導電型とは逆の第２の導電
型を有する第２の半導体層と、第１の導電型を有する第
３の半導体層とがそれらの順に積層されている積層体を
形成する工程と、上記積層体に対し、上方から、エツチ
ング処理を、選択的に、上記第２の半導体層に達する深
さまで行うことによって、上記第３の半導体層から、メ
サ状の第４の半導体層を形成する工程と、上記積層体に
対し、上記第４の半導体層を形成する工程後、上方から
、第２の導電型を与える不純物イオンの打込処理を、上
記第２の半導体層のメサ部を取囲むように、選択的に、
上記Ｍ１の半導体層にｉｌする深さまで行うことによっ
て、上記Ｖ４ｍ体内に、イの上方から上記第１の半導体
層に達する深さを有する不純物イオン打込領域を、上記
第４の半導体層のメサ部を取囲むように形成する工程と
を有して、バイポーラトランジスタを製造する。 しかしながら、本発明によるバイポーラトランジスタの
製法は、このようなバイポーラトランジスタの製法にお
いて、ト記不純物イオン打込領域を形成する工程におけ
る上記不純物イオンの打込処理を、互に異なる複数の斜
め上方から行うことによって、上記不純物イオン打込領
域を、内側部がその全域に亘って上記第４の半導体層の
メサ部内まで延長しているものとして形成する。 【作用・効果】 本発明によるバイポーラトランジスタによれば、第４図
で上述した従来のバイポーラトランジスタと同様の構成
を有するので１．；Ｔｌｌ説明は、省略するが、第４図
で上述した従来のバイポーラトランジスタの場合に準じ
て、第１、第２及び第３の半導体層が、それぞれエミッ
タ￥Ａ（またはコレクタ層）、ベース層及びコレクタ層
（または工１ミッタ層）として作用し、また半導体領域
がベース電極付用領域として作用して、バイポーラトラ
ンジスタとしての機能が榊られる。 しかしながら、本発明によるバイポーラトランジスタの
場合、半導体領域の内側部が、その全域に口って、第３
の半導体層のメサｎ１内まで延長しているので、第４図
で上述した従来のバイポーラトランジスタについて上述
した欠点を有効和回避さＶることができる。 また、本発明によるバイポーラ１〜ランジスタの製法の
場合、第４図で上述した従来のバイポーラトランジスタ
及び第５図で上述した従来のバイポーラトランジスタの
製法について上述した欠点を伴うことなしに、バイポー
ラトランジスタを容易に製造することができる。

【実施例１】 次に、第１図を伴って本発明によるバイポーラトランジ
スタの実施例を述べよう。 第１図において、第４図との対応部分には同−ｒ：ｉ号
を付して詳ＩＩ＋説明を省略する。 第１図に示す本発明によるバイポーラトランジスタは、
半導体領域８の内側部８ａが、その全域に亘って、メサ
状の半導体層５の７４１部５ａ内に延長していることを
除いて、第４図でト述した従来のバイポーラトランジス
タと同様の構成を右する。 以上が、本発明によるバイポーラトランジスタの第１の
実施例の構成である。 このような構成を有Ｊる本発明によるバイポーラトラン
ジスタによれば、上ｊホした事項を除いて、第４図で上
述した従来のバイポーラトランジスタの場合と同様の構
成を有するので、詳細説明は省略するが、第４図で上述
した従来のバイポーラトランジスタの場合と同様に、バ
イポーラ１〜ランジスタとしての機能を呈する。 しかしながら、第１図に示す本発明によるバイポーラト
ランジスタによれば、半々体ダ１域８の内側部８ａが、
その全域に亘って、メサ状の半導体層５の前部５ａ内に
延長しているので、詳細説明は省略するが、第４図で上
述した従来のバイポーラトランジスタについて］上述し
た従来の欠点をけうことがない。

【実施例２】 次に、第２図を伴って本発明によるバイポーラトランジ
スタの製法の実施例を述べよう。 第２図に示す本発明によるバイポーラトランジスタは、
第２図Ｅに示すように、積層体７″内に不純物イオン打
込領域８′を形成する工程におけるｐ型不純物イオンの
打込処理を、符号３２ａ及び３２ｂで示すように互に逆
関係を右する、互に異なる２つの斜め上方から行うこと
によって、不純物イオン打込領域８′を、その内側部８
ａがその全域に亘って、メサ状の半導体層５″のメサ部
りａ内まで延長することを除いて、第４図で上述した本
発明によるバイポーラトランジスタの製法と同様の工程
をとって、バイポーラトランジスタを製造する。 ただし、この場合、半導体基板１（積層体７″）の主表
面の面方位が、第３図に示すように、（１００）面であ
る場合、ｐ型不純物イＡン３２ａの打込の方向を、半導
体基板１の主表面の法線方向が［０１１］方向からθ−
２０〜３０°　（例えば２０゛）とった方向に沿ってｐ
型不純物イオン３２ａに対してＧよぽψ＝７°だけ傾斜
している関係が１１られるように選び、また、ｐ型不純
物イオン３２ｂの打込の方向を、半導体基板１の主表面
の法線方向が［０１１１からθ−２００〜２１０＠　（
例えば２００°）とった方向に沿ってｐ型不純物イオン
３２ｂに対してほぼψ−７°だけ傾斜している関係が１
ｑられるように選ぶことによって、半導体領域８を、そ
の内側部８ａがその全域に亘って、半導体層５のメサ部
りａ内まで延長しているものとして形成することができ
る。 以上が、本発明によるバイポーラ［・ランジスタの製法
の実施例である。 このような本発明によるバイポーラトランジスタの製法
によれば、詳細説明１ユ、省略するが、第４図及び第５
図を伴って上述した従来のバイポーラトランジスタ及び
その製法について上述した欠点を伴うことなしに、バイ
ポーラトランジスタを容易に製造することができる。 なお、上述において、本発明によるバイポーラ１ヘラン
ジスタ、及びその製法について、それぞれ１つの実施例
を示したに過ぎず、ｐ型をｎ型、ｎ型をｐ型に読み替え
たものとすることらでき、また、上述したバイポーラト
ランジスタを、半導体層３．４及び５がそれぞれルクタ
層、ベース層及びエミツタ層として０用し、これに応じ
て、半導体層２及び６がコレクタ電極付用層及びエミッ
タ電極付用層として作用し、また、電極層２１及び６１
がそれぞれコレクタ電極層及びエミッタ電極層として作
用するバイポーラトランジスタとしてみることらでき、
その他、本発明の精神を脱することなしに、種々の変型
、変型をなし１りるであろう。

【図面の簡単な説明】

第１図は、本発明によるバイポーラトランジスタの実施
例を示−４路線的断面図である。 第２図は、その本発明による製法の実施例を示す順次の
工程における路線的断面図である。 第３図は、その説明に供する路線図である。 第４図は、従来のバイポーラトランジスタを示す路線的
断面図である。 第５図は、その製法を示す順次の工程にお【ノる路線的
断面図である。 １・・・・・・・・・半導体基板 ２．３．４．５．６ ・・・・・・・・・半導体層 ２′、３′、４′、５′、６′ ・・・・・・・・・半導体層 ７・・・・・・・・・積層体 ７ｔ　、７ｎ ・・・・・・・・・積層体 ８・・・・・・・・・半導体領域 ８′・・・・・・不純物イオン打込領域８ａ・・・・・
・半導体領域８の内側部２１．６１．８１ ・・・・・・・・・電極層 ３１．３３ ・・・・・・・・・マスク層 ３２．３２ａ、３２ｂ ・・・・・・・・・不純物イオンビーム−一一ノーーー
コ ■いく内へ　　。 ｒ−−ユ一一−コ ■の、Ｔ（イ）へ　　− ｒ−人一一一― −ぐ内へ　　や ｒ−一一し−一一− ｒ−一一しｍ−−５ 第８図 一一一」−一−コ ■゛の５−（”’）　　−（’Ｊ　　　　　　−一一一
）−一−コ ■−寸■へ　　− ｒ−人一一一− Ｌｒ＞＋−ｓ−へ　　。 ｒ−一一一一一一へ Ｌｒ＞≧ｂ　べ　　　　　　−

Claims (1)

1. 【特許請求の範囲】 １、半導体基板内に、第１の導電型を有する第１の半導
   体層と、第１の導電型とは逆の第２の導電型を有する第
   ２の半導体層と、第１の導電型を有し且つメサ状の第３
   の、半導体層とがそれらの順に積層されている積層体が
   形成され、 上記積層体内に、その上方から、上記第１ の半導体層に達する深さを有するとともに、第２の導電
   型を有する半導体領域が、上記第３の半導体層のメサ部
   を取囲むように形成されているバイポーラトランジスタ
   において、上記半導体領域の内側部が、その全域に亘 つて、上記第３の半導体層のメサ部内まで延長している
   ことを特徴とするバイポーラトランジスタ。 ２、半導体基板上に、第１の導電型を有する第１の半導
   体層と、第１の導電型とは逆の第２の導電型を有する第
   ２の半導体層と、第１の導電型を有する第３の半導体層
   とがそれらの順に積層されている積層体を形成する工程
   と、上記積層体に対し、上方から、エッチング 処理を、選択的に、上記第２の半導体層に達する深さま
   で行うことによって、上記第３の半導体層から、メサ状
   の第４の半導体層を形成する工程と、 上記積層体に対し、上記第４の半導体層を 形成する工程後、上方から、第２の導電型を与える不純
   物イオンの打込処理を、上記第２の半導体層のメサ部を
   取囲むように、選択的に、上記第１の半導体層に達する
   深さまで行うことによって、上記積層体内に、その上方
   から上記第１の半導体層に達する深さを有する不純物イ
   オン打込領域を、上記第４の半導体層のメサ部を取囲む
   ように形成する工程とを有するバイポーラトランジスタ
   の製法において、 上記不純物イオン打込領域を形成する工程 における上記不純物イオンの打込処理を、互に異なる複
   数の斜め上方から行うことによって、上記不純物イオン
   打込領域を、その内側部がその全域に亘って上記第４の
   半導体層のメサ部内まで延長しているものとして形成す
   ることを特徴とするバイポーラトランジスタの製法。