JPH01273409A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH01273409A JPH01273409A JP63104736A JP10473688A JPH01273409A JP H01273409 A JPH01273409 A JP H01273409A JP 63104736 A JP63104736 A JP 63104736A JP 10473688 A JP10473688 A JP 10473688A JP H01273409 A JPH01273409 A JP H01273409A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- trs
- output terminal
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002159 abnormal effect Effects 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 14
- 230000004913 activation Effects 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000005856 abnormality Effects 0.000 claims 2
- 230000006378 damage Effects 0.000 abstract description 4
- 230000001939 inductive effect Effects 0.000 abstract description 4
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は増幅回路、特に、出力端子が正電源。
負電源、または接地電位に短絡された場合に出力トラン
ジスタの破壊を防止する保護回路を有する増幅回路に関
する。
ジスタの破壊を防止する保護回路を有する増幅回路に関
する。
次に従来の増幅回路について図面を参照して詳細に説明
する。
する。
第２図は従来の増幅回路の一例を示す回路図である。破
線１００内はシングル・エンド・プッシュプル出力のバ
ランスド・トランスホーマ・レス方式増幅回路の出力段
である。
線１００内はシングル・エンド・プッシュプル出力のバ
ランスド・トランスホーマ・レス方式増幅回路の出力段
である。
第２図に示す増幅回路は、正電源端子５にトランジスタ
１，２のコレクタが接続され、非反転出力端子６にはト
ランジスタ１のエミッタとトランジスタ３のコレクタが
接続され、反転出力端子７はトランジスタ４のエミッタ
とトランジスタ４のコレクタが接続され、負電源端子９
にはトランジスタ３，４のベースが接続される。
１，２のコレクタが接続され、非反転出力端子６にはト
ランジスタ１のエミッタとトランジスタ３のコレクタが
接続され、反転出力端子７はトランジスタ４のエミッタ
とトランジスタ４のコレクタが接続され、負電源端子９
にはトランジスタ３，４のベースが接続される。
トランジスタ１のベースにはドライバトランジスタ６０
のエミッタが、ドライバトランジスタ６０のベースには
定電流源６１が接続される。
のエミッタが、ドライバトランジスタ６０のベースには
定電流源６１が接続される。
保護回路として、トランジスタ１のベースにトランジス
タ１とカレントミラー回路を構成するトランジスタ６２
のベースが接続され、トランジスタ６２のエミッタは抵
抗６３を介して非反転出力端子６に接続され、トランジ
スタ６２のコレクタはダイオード６４のカソードとトラ
ンジスタ６５のベースに接続される。
タ１とカレントミラー回路を構成するトランジスタ６２
のベースが接続され、トランジスタ６２のエミッタは抵
抗６３を介して非反転出力端子６に接続され、トランジ
スタ６２のコレクタはダイオード６４のカソードとトラ
ンジスタ６５のベースに接続される。
ダイオード６４のアノードとトランジスタ６５のエミッ
タは正電源端子５に接続される。
タは正電源端子５に接続される。
トランジスタ６５のコレクタはトランジスタ６７のベー
スと、抵抗６６を介して負電源端子９に接続される。
スと、抵抗６６を介して負電源端子９に接続される。
トランジスタ６７のコレクタはドライバトランジスタ６
０のベースに、エミッタは非反転出力端子６に接続され
る。
０のベースに、エミッタは非反転出力端子６に接続され
る。
ここで、・非反転出力端子６が負電源端子９に短絡され
た場合の動作について説明する。
た場合の動作について説明する。
トランジスタ１に出力電流として短絡電流が流れると、
トランジスタ６２、ダイオード６４、トランジスタ６５
にも電流が流れ、抵抗６６に電圧降下を生ずる。
トランジスタ６２、ダイオード６４、トランジスタ６５
にも電流が流れ、抵抗６６に電圧降下を生ずる。
トランジスタ６７はエミッタが非反転出力端子６を通し
て負電源端子９に短絡されるので、ベース・エミッタ間
に電圧が生じて動作状態になり、ドライバトランジスタ
６０のベース電流を引き込み、ドライバトランジスタ６
０のエミッタ電流を制限する。したがって、トランジス
タ１の出力電流が制限され、トランジスタ１を破壊から
保護する。
て負電源端子９に短絡されるので、ベース・エミッタ間
に電圧が生じて動作状態になり、ドライバトランジスタ
６０のベース電流を引き込み、ドライバトランジスタ６
０のエミッタ電流を制限する。したがって、トランジス
タ１の出力電流が制限され、トランジスタ１を破壊から
保護する。
一方、この増幅回路の正常動作時を考えてみると、負荷
８が純抵抗で非反転出力端子６に第３図（ａ）に示すよ
うな電圧波形が出力されている場合は、第３図（ｂ）に
示すような電流が出力トランジスタ１に流れる。
８が純抵抗で非反転出力端子６に第３図（ａ）に示すよ
うな電圧波形が出力されている場合は、第３図（ｂ）に
示すような電流が出力トランジスタ１に流れる。
期間ｔ１では、トランジスタ１に電流が流れ、抵抗６６
に電圧が発生するが、非反転出力端子６が接地電位より
上側に振られているので、トランジスタ６７のベース・
エミッタが逆バイアスになるため、保護動作は行なわれ
ない。
に電圧が発生するが、非反転出力端子６が接地電位より
上側に振られているので、トランジスタ６７のベース・
エミッタが逆バイアスになるため、保護動作は行なわれ
ない。
期間ｔ２では、トランジスタ１に電流が流れないので、
非反転出力端子６が接地電位より下側に振られていても
、トランジスタ６７のベース・エミッタ間に電圧が発生
しないため、保護動作は行なわれない。
非反転出力端子６が接地電位より下側に振られていても
、トランジスタ６７のベース・エミッタ間に電圧が発生
しないため、保護動作は行なわれない。
次に、負荷８が拡声器のような誘導リアクタンスの場合
は、第３図（ｃ）に示すような電流が出力トランジスタ
１に流れ、位相遅れＴを生じる。
は、第３図（ｃ）に示すような電流が出力トランジスタ
１に流れ、位相遅れＴを生じる。
このＴの期間では、トランジスタ１に電流が流れており
、抵抗６６には電圧が発生している。
、抵抗６６には電圧が発生している。
この時、非反転出力端子６は接地電位より下側に振れて
おり、トランジスタ６７のベース・エミッタ間に電圧が
発生するため、トランジスタ６７が動作するので、不必
要な保護動作が行なわれる。
おり、トランジスタ６７のベース・エミッタ間に電圧が
発生するため、トランジスタ６７が動作するので、不必
要な保護動作が行なわれる。
上述した従来の増幅回路は、誘導性負荷の場合に不必要
な保護動作が行なわれるので、非反転出力端子６と反転
出力端子７との間に異常波形が発生するという欠点があ
った。
な保護動作が行なわれるので、非反転出力端子６と反転
出力端子７との間に異常波形が発生するという欠点があ
った。
本発明の増幅回路は、第１と第２の出力トランジスタを
縦続した非反転出力部と、第３と第４の出力トランジス
タを縦続した反転出力部と、前記第１〜４の出力トラン
ジスタに流れる電流を検出し第１〜４の検出信号を出力
するする第１〜４の電流検出トランジスタと、前記第１
〜４の検出信号にもとづいて前記第１〜４の出力トラン
ジスタを保護する保護部とを含むシングル・エンド・プ
ッシュ・プル方式の増幅回路において、（Ａ）前記第１
の検出信号と、前記第４の検出信号との間にレベル差が
あった場合、第１の異常信号を出力する第１の比較部、 （Ｂ）前記第２の検出信号と、前記第３の検出信号との
間にレベル差があった場合、第２の異常信号を出力する
第２の比較部、 （Ｃ）前記第１の異常信号または前記第２の異常信号に
もとづいて、前記検出信号の代りに前記保護回路を作動
させる作動信号を作成する作動信号作成部、 とを含んで構成される。
縦続した非反転出力部と、第３と第４の出力トランジス
タを縦続した反転出力部と、前記第１〜４の出力トラン
ジスタに流れる電流を検出し第１〜４の検出信号を出力
するする第１〜４の電流検出トランジスタと、前記第１
〜４の検出信号にもとづいて前記第１〜４の出力トラン
ジスタを保護する保護部とを含むシングル・エンド・プ
ッシュ・プル方式の増幅回路において、（Ａ）前記第１
の検出信号と、前記第４の検出信号との間にレベル差が
あった場合、第１の異常信号を出力する第１の比較部、 （Ｂ）前記第２の検出信号と、前記第３の検出信号との
間にレベル差があった場合、第２の異常信号を出力する
第２の比較部、 （Ｃ）前記第１の異常信号または前記第２の異常信号に
もとづいて、前記検出信号の代りに前記保護回路を作動
させる作動信号を作成する作動信号作成部、 とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す回路図である。
第１図に示す増幅回路は、トランジスタ１．２のベース
にドライバトランジスタ３８．４０のエミッタおよび電
流検出トランジスタ１０．１１のベースが接続され、ト
ランジスタ３．４のベースにドライバトランジスタ４４
．４７のコレクタおよび電流検出トランジスタ１２．１
３のベースが接続される。
にドライバトランジスタ３８．４０のエミッタおよび電
流検出トランジスタ１０．１１のベースが接続され、ト
ランジスタ３．４のベースにドライバトランジスタ４４
．４７のコレクタおよび電流検出トランジスタ１２．１
３のベースが接続される。
ドライバトランジスタ３８．４０のベースには定電流源
３９．４１が接続され、ドライバトランジスタ４４．４
７のエミッタには定電流源４３゜４６をベースに有する
トランジスタ４２．４５のエミッタが接続される。
３９．４１が接続され、ドライバトランジスタ４４．４
７のエミッタには定電流源４３゜４６をベースに有する
トランジスタ４２．４５のエミッタが接続される。
電流検出トランジスタ１０，１１，１２．１３の各エミ
ッタは、抵抗１４，１５．１６．１７を介してトランジ
スタ１．２，３．４の各エミッタに接続される。
ッタは、抵抗１４，１５．１６．１７を介してトランジ
スタ１．２，３．４の各エミッタに接続される。
、電流検出トランジスタ１０．．１１，１２．１３の各
コレクタは、差動増幅回路の入力端子であるトランジス
タ２１．３１およびトランジスタ３０．２２に接続され
る。
コレクタは、差動増幅回路の入力端子であるトランジス
タ２１．３１およびトランジスタ３０．２２に接続され
る。
差動増幅回路の出力信号はトランジスタ３７゜トランジ
スタ４９．５０．５１．５２を介して、ドライバトラン
ジスタ３８．４０．およびドライバトランジスタ４４．
４７を制御するトランジスタ４２．４５に供給される。
スタ４９．５０．５１．５２を介して、ドライバトラン
ジスタ３８．４０．およびドライバトランジスタ４４．
４７を制御するトランジスタ４２．４５に供給される。
次に、非反転出力端子６が負電源端子９に短絡した場合
の動作を説明する。
の動作を説明する。
トランジスタ１には短絡電流が流れるが、トランジスタ
４には流れないので、抵抗１８の電圧降下が抵抗１９の
電圧降下よりも大きくなり、抵抗２５の電圧降下が抵抗
２６の電圧降下よりも大きくなるので、トランジスタ２
４，３７．４９〜５２がＯＮになるので、トランジスタ
１〜４のドライブ電流が制限され、破壊が防止される。
４には流れないので、抵抗１８の電圧降下が抵抗１９の
電圧降下よりも大きくなり、抵抗２５の電圧降下が抵抗
２６の電圧降下よりも大きくなるので、トランジスタ２
４，３７．４９〜５２がＯＮになるので、トランジスタ
１〜４のドライブ電流が制限され、破壊が防止される。
他の短絡状態の場合も同様に破壊が防止される。
次に、正常動作の場合について説明する。
トランジスタ１とトランジスタ４、およびトランジスタ
２とトランジスタ３には、出力電流の位相がずれている
場合でも等しい電流が流れているので、差動増幅回路の
トランジスタ２１と２２、およびトランジスタ３０と３
１のベース電圧に差は生ぜず、トランジスタ３７が動作
することなく、保護動作は行なわれない。
２とトランジスタ３には、出力電流の位相がずれている
場合でも等しい電流が流れているので、差動増幅回路の
トランジスタ２１と２２、およびトランジスタ３０と３
１のベース電圧に差は生ぜず、トランジスタ３７が動作
することなく、保護動作は行なわれない。
本発明の増幅回路は、シングル・エンド・プッシュ・プ
ル回路の非反転出力部の上側トランジスタと反転出力部
下側トランジスタとの電流差、または非反転出力部の下
側トランジスタと反転出力部上側トランジスタとの電流
差が生じた場合にのみ保護回路を動作させることにより
、誘導性リアクタンスを負荷させた時でも異常波形の発
生を防止できるという効果がある。
ル回路の非反転出力部の上側トランジスタと反転出力部
下側トランジスタとの電流差、または非反転出力部の下
側トランジスタと反転出力部上側トランジスタとの電流
差が生じた場合にのみ保護回路を動作させることにより
、誘導性リアクタンスを負荷させた時でも異常波形の発
生を防止できるという効果がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
の一例を示す回路図、第３図は（ａ）〜（ｃ）第２図の
動作を説明する波形図である。 １〜４・・・・・・トランジスタ、５・・・・・・正電
源端子、６・・・・・・非反転出力端子、７・・・・・
・反転出力端子、８・・・・・・負荷、９・・・・・・
負電源端子。 代理人 弁理士 内 原 音 篤１刀 ：￥Ｊ２図
の一例を示す回路図、第３図は（ａ）〜（ｃ）第２図の
動作を説明する波形図である。 １〜４・・・・・・トランジスタ、５・・・・・・正電
源端子、６・・・・・・非反転出力端子、７・・・・・
・反転出力端子、８・・・・・・負荷、９・・・・・・
負電源端子。 代理人 弁理士 内 原 音 篤１刀 ：￥Ｊ２図
Claims (1)
- 【特許請求の範囲】 第１と第２の出力トランジスタを縦続した非反転出力部
と、第３と第４の出力トランジスタを縦続した反転出力
部と、前記第１〜４の出力トランジスタに流れる電流を
検出し第１〜４の検出信号を出力するする第１〜４の電
流検出トランジスタと、前記第１〜４の検出信号にもと
づいて前記第１〜４の出力トランジスタを保護する保護
部とを含むシングル・エンド・プッシュ・プル方式の増
幅回路において、 （Ａ）前記第１の検出信号と、前記第４の検出信号との
間にレベル差があった場合、第１の異常信号を出力する
第１の比較部、 （Ｂ）前記第２の検出信号と、前記第３の検出信号との
間にレベル差があった場合、第２の異常信号を出力する
第２の比較部、 （Ｃ）前記第１の異常信号または前記第２の異常信号に
もとづいて、前記検出信号の代りに前記保護回路を作動
させる作動信号を作成する作動信号作成部、 とを含むことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63104736A JP2702146B2 (ja) | 1988-04-26 | 1988-04-26 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63104736A JP2702146B2 (ja) | 1988-04-26 | 1988-04-26 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01273409A true JPH01273409A (ja) | 1989-11-01 |
| JP2702146B2 JP2702146B2 (ja) | 1998-01-21 |
Family
ID=14388782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63104736A Expired - Lifetime JP2702146B2 (ja) | 1988-04-26 | 1988-04-26 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2702146B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6181010A (ja) * | 1984-09-28 | 1986-04-24 | Nec Ic Microcomput Syst Ltd | Ｂｔｌ回路 |
-
1988
- 1988-04-26 JP JP63104736A patent/JP2702146B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6181010A (ja) * | 1984-09-28 | 1986-04-24 | Nec Ic Microcomput Syst Ltd | Ｂｔｌ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2702146B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
| US4330757A (en) | Semiconductor power amplification circuit | |
| EP0280327B1 (en) | Audio output amplifier | |
| US4414514A (en) | Two signal amplifying system | |
| USRE33941E (en) | Power driver having short circuit protection | |
| JPH0419723B2 (ja) | ||
| JP2591301B2 (ja) | 折れ線特性回路 | |
| JP2702146B2 (ja) | 増幅回路 | |
| US4216437A (en) | Protective circuitry for push-pull amplifiers | |
| JP3659741B2 (ja) | 出力トランジスタの保護回路 | |
| JPH04295222A (ja) | 安定化電源回路 | |
| US4287390A (en) | Power amplifier apparatus having over-current protection function | |
| JPH0516691B2 (ja) | ||
| JPS607549Y2 (ja) | 出力トランジスタの保護回路 | |
| JPH071857Y2 (ja) | 出力トランジスタの保護回路 | |
| JP5054394B2 (ja) | 電流源制御回路 | |
| JPS587688Y2 (ja) | トランジスタ増幅器の保護回路 | |
| JP2001042954A (ja) | レギュレータ回路 | |
| JPS6352482B2 (ja) | ||
| JPS6225509A (ja) | 負荷制御装置 | |
| JP2530542Y2 (ja) | 直流検出回路 | |
| JPS6254241B2 (ja) | ||
| JP2972245B2 (ja) | 電圧検出機能付基準電圧出力回路 | |
| KR200348831Y1 (ko) | 오디오 신호의 출력 제어 회로 | |
| JPS584252Y2 (ja) | ゾウフクキノ ホゴカイロ |