JPS6352482B2 - - Google Patents
Info
- Publication number
- JPS6352482B2 JPS6352482B2 JP53011730A JP1173078A JPS6352482B2 JP S6352482 B2 JPS6352482 B2 JP S6352482B2 JP 53011730 A JP53011730 A JP 53011730A JP 1173078 A JP1173078 A JP 1173078A JP S6352482 B2 JPS6352482 B2 JP S6352482B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- output
- feedback
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は音響増幅器の短絡による破壊を防止す
る回路に関する。
る回路に関する。
従来の差動入力型音響増幅器（以下、音響増幅
器という）において、出力端を電源端と短絡（以
下、天絡という）又は接地端と短絡（以下、地絡
という）した場合に終段トランジスタに過電流が
流れ、破壊に到ることが知られている。このよう
な音響増幅器として第１図の如きものが知られて
いる。
器という）において、出力端を電源端と短絡（以
下、天絡という）又は接地端と短絡（以下、地絡
という）した場合に終段トランジスタに過電流が
流れ、破壊に到ることが知られている。このよう
な音響増幅器として第１図の如きものが知られて
いる。
すなわち、音響増幅器１２の非反転入力端１の
バイアスは抵抗５，６のブリーダ回路より抵抗７
を介して与えられ、コンデンサ１０は電源リツプ
ル防止用コンデンサーである。非反転入力端１か
ら入力された音響信号は、音響増巾器１２によつ
て抵抗８，９及びコンデンサ１１により決定され
る利得倍に増幅され、出力端２より出力される。
電源端３には電源が接続され、接地端４は接地電
位に接続される。
バイアスは抵抗５，６のブリーダ回路より抵抗７
を介して与えられ、コンデンサ１０は電源リツプ
ル防止用コンデンサーである。非反転入力端１か
ら入力された音響信号は、音響増巾器１２によつ
て抵抗８，９及びコンデンサ１１により決定され
る利得倍に増幅され、出力端２より出力される。
電源端３には電源が接続され、接地端４は接地電
位に接続される。
上記の回路構成の音響増幅器は出力端２を天絡
又は地絡した場合、終段トランジスタに過大電流
が流れ、終段トランジスタの電力損失が増大し、
終段トランジスタあるいはその周辺回路を破壊す
る欠点があつた。
又は地絡した場合、終段トランジスタに過大電流
が流れ、終段トランジスタの電力損失が増大し、
終段トランジスタあるいはその周辺回路を破壊す
る欠点があつた。
本発明は、ブリーダ回路の中点と帰還コンデン
サの電位を比較することで、出力端を天絡又は地
絡した場合の出力トランジスタの破壊を防止する
保護装置を有する音響増幅器に関する。
サの電位を比較することで、出力端を天絡又は地
絡した場合の出力トランジスタの破壊を防止する
保護装置を有する音響増幅器に関する。
次に、本発明を第２図を用いて説明する。尚、
第１図と同一部分は同一番号で示してある。
第１図と同一部分は同一番号で示してある。
音響増幅器１２の非反転入力端１のバイアスは
抵抗５，６によるブリーダ回路の中点より抵抗７
を介して与えられ、非反転入力端１より入力され
た音響信号は音響増幅器１２により抵抗８，９、
コンデンサ１１により決定される利得倍に増幅さ
れる。抵抗５，６によるブリーダ回路の中点と、
帰還用コンデンサ１１と抵抗８の接続点を入力と
するコンパレータ１３，１５の出力はそれぞれス
イツチング回路１４，１６に接続され、出力端２
の天絡、地絡時に終段トランジスタのベースバイ
アスをカツトオフする。急速充電回路１７は、音
響増幅器１２の電源投入時に回路を起動させるた
め、コンデンサ１１を充電する。電源端３には電
源が接続され、接地端４は接地電位に接続され
る。
抵抗５，６によるブリーダ回路の中点より抵抗７
を介して与えられ、非反転入力端１より入力され
た音響信号は音響増幅器１２により抵抗８，９、
コンデンサ１１により決定される利得倍に増幅さ
れる。抵抗５，６によるブリーダ回路の中点と、
帰還用コンデンサ１１と抵抗８の接続点を入力と
するコンパレータ１３，１５の出力はそれぞれス
イツチング回路１４，１６に接続され、出力端２
の天絡、地絡時に終段トランジスタのベースバイ
アスをカツトオフする。急速充電回路１７は、音
響増幅器１２の電源投入時に回路を起動させるた
め、コンデンサ１１を充電する。電源端３には電
源が接続され、接地端４は接地電位に接続され
る。
上記の回路構成の音響増幅器の出力端２を天絡
又は地絡した場合、帰還コンデンサ１１の直流電
位が本来の電源電圧の1/2から大幅にずれるため、
この電位のずれを利用し、ブリーダ回路の中点電
圧を基準電圧とし、帰還コンデンサ１１の直流電
位と前記基準電位をコンパレータ１３，１５を用
いて比較し、コンパレータ１３，１５の出力でス
イツチング回路１４，１６を駆動し、音響増幅器
１２の終段トランジスタをカツトオフする。
又は地絡した場合、帰還コンデンサ１１の直流電
位が本来の電源電圧の1/2から大幅にずれるため、
この電位のずれを利用し、ブリーダ回路の中点電
圧を基準電圧とし、帰還コンデンサ１１の直流電
位と前記基準電位をコンパレータ１３，１５を用
いて比較し、コンパレータ１３，１５の出力でス
イツチング回路１４，１６を駆動し、音響増幅器
１２の終段トランジスタをカツトオフする。
音響増幅器１２の電源投入時には帰還コンデン
サ１１の直流電位は0Vとなつているため、終段
トランジスタはカツトオフしており、回路が起動
しないため、急速充電回路１７を用いて起動時に
帰還コンデンサ１１を充電する。急速充電回路１
７は抵抗５および６の接続点、すなわちコンデン
サ１０の一端、に接続された制御端を有し、電源
投入時にコンデンサ１０の電荷が零であることに
よつて動作状態となり抵抗８を介してコンデンサ
１１を急速に充電する。コンデンサ１０は抵抗５
を介して充電され、所定の充電レベルに達すると
充電回路１７は非活性状態となりコンデンサ１１
への充電を停止する。
サ１１の直流電位は0Vとなつているため、終段
トランジスタはカツトオフしており、回路が起動
しないため、急速充電回路１７を用いて起動時に
帰還コンデンサ１１を充電する。急速充電回路１
７は抵抗５および６の接続点、すなわちコンデン
サ１０の一端、に接続された制御端を有し、電源
投入時にコンデンサ１０の電荷が零であることに
よつて動作状態となり抵抗８を介してコンデンサ
１１を急速に充電する。コンデンサ１０は抵抗５
を介して充電され、所定の充電レベルに達すると
充電回路１７は非活性状態となりコンデンサ１１
への充電を停止する。
次に、第３図を用いて本発明の具体的実施例を
述べる。トランジスタ１９，２０により構成され
る初段差動増幅器のトランジスタ１９のベースバ
イアスは、抵抗５，６のブリーダ回路の中点より
抵抗７を介して与えられ、コンデンサ１０は電源
リツプル防止用である。抵抗１８は初段差動増幅
器の負荷抵抗である。トランジスタ１９のベース
に接続された非反転入力端１より入力された音響
信号は、トランジスタ１９，２０の初段差動増幅
器で増幅され、ドライバトランジスタ２８を介し
てシングルエンデツドプツシユプル型式に接続さ
れた二つの出力段トランジスタ３６，３５および
３７，３９へ与えられる。ダイオード２９，３
０，３１は出力段トランジスタのバイアス用であ
る。抵抗２２，２３，２５，３３ダイオード２
６，２７、トランジスタ２４，３２は初段差動増
幅器の電流決定及びドライバトランジスタ２８の
負荷用の定電流回路である。トランジスタ３８の
エミツタとトランジスタ３９のコレクタの接続点
は出力端２に接続され、かかる出力端より抵抗９
を介してトランジスタ２０のベースへ接続され、
抵抗９，８、コンデンサ１１で帰還回路を構成し
ている。抵抗４０は起動時にコンデンサ１１を充
電する。前述ブリーダ回路の中点と帰還コンデン
サ１１の非接地側を入力とするトランジスタ４
１，４２、抵抗４３，４４よりなる第１のコンパ
レータの出力はスイツチングトランジスタ３４の
ベースに接続され、出力端２の天絡時にスイツチ
ングトランジスタ３４がオンして、そのためトラ
ンジスタ３７，３９がオフし、トランジスタ３
７，３９の破壊を防止する。
述べる。トランジスタ１９，２０により構成され
る初段差動増幅器のトランジスタ１９のベースバ
イアスは、抵抗５，６のブリーダ回路の中点より
抵抗７を介して与えられ、コンデンサ１０は電源
リツプル防止用である。抵抗１８は初段差動増幅
器の負荷抵抗である。トランジスタ１９のベース
に接続された非反転入力端１より入力された音響
信号は、トランジスタ１９，２０の初段差動増幅
器で増幅され、ドライバトランジスタ２８を介し
てシングルエンデツドプツシユプル型式に接続さ
れた二つの出力段トランジスタ３６，３５および
３７，３９へ与えられる。ダイオード２９，３
０，３１は出力段トランジスタのバイアス用であ
る。抵抗２２，２３，２５，３３ダイオード２
６，２７、トランジスタ２４，３２は初段差動増
幅器の電流決定及びドライバトランジスタ２８の
負荷用の定電流回路である。トランジスタ３８の
エミツタとトランジスタ３９のコレクタの接続点
は出力端２に接続され、かかる出力端より抵抗９
を介してトランジスタ２０のベースへ接続され、
抵抗９，８、コンデンサ１１で帰還回路を構成し
ている。抵抗４０は起動時にコンデンサ１１を充
電する。前述ブリーダ回路の中点と帰還コンデン
サ１１の非接地側を入力とするトランジスタ４
１，４２、抵抗４３，４４よりなる第１のコンパ
レータの出力はスイツチングトランジスタ３４の
ベースに接続され、出力端２の天絡時にスイツチ
ングトランジスタ３４がオンして、そのためトラ
ンジスタ３７，３９がオフし、トランジスタ３
７，３９の破壊を防止する。
同様にトランジスタ４５，４６、抵抗４７，４
８よりなる第２のコンパレータの出力はスイツチ
ングトランジスタ３５のベースに接続され、出力
端２の地絡時にスイツチングトランジスタ３５が
オンして、そのためトランジスタ３６，３８がオ
フし、トランジスタ３６，３８の破壊を防止す
る。トランジスタ２１は、音響増幅器の電源投入
時にオンし、コンデンサ１１を急速充電する。す
なわち、トランジスタ２１のベースは制御端とし
てコンデンサ１０の一端に接続されているので電
源投入時に零電位であり、一方エミツタには抵抗
２２，２３の接続点電位が与えられ、この結果、
トランジスタ２１は電源投入に応答して導通しコ
ンデンサ１１を抵抗８を介して充電する。コンデ
ンサ１０は抵抗５で充電されてトランジスタ２１
のベース・エミツタ間を逆バイアスするので、定
常動作時はトランジスタ２１はカツトオフとな
る。
８よりなる第２のコンパレータの出力はスイツチ
ングトランジスタ３５のベースに接続され、出力
端２の地絡時にスイツチングトランジスタ３５が
オンして、そのためトランジスタ３６，３８がオ
フし、トランジスタ３６，３８の破壊を防止す
る。トランジスタ２１は、音響増幅器の電源投入
時にオンし、コンデンサ１１を急速充電する。す
なわち、トランジスタ２１のベースは制御端とし
てコンデンサ１０の一端に接続されているので電
源投入時に零電位であり、一方エミツタには抵抗
２２，２３の接続点電位が与えられ、この結果、
トランジスタ２１は電源投入に応答して導通しコ
ンデンサ１１を抵抗８を介して充電する。コンデ
ンサ１０は抵抗５で充電されてトランジスタ２１
のベース・エミツタ間を逆バイアスするので、定
常動作時はトランジスタ２１はカツトオフとな
る。
以上、具体的実施例を上げて説明したが、コン
パレータ回路は一つでもよい。さらに集積回路化
も容易であり、外付回路を増加させずに集積回路
化ができる。
パレータ回路は一つでもよい。さらに集積回路化
も容易であり、外付回路を増加させずに集積回路
化ができる。
第１図は従来の差動入力型音響増幅器の基本構
成図である。第２図は本発明に係る差動入力型音
響増幅器の基本構成図である。第３図は本発明を
用いた具体的実施例の回路図である。 １……非反転入力端、２……出力端、３……電
源端、４……接地端、５，６，７，８，９，１
８，２２，２３，２５，３３，４０，４３，４
４，４７，４８……抵抗、１０，１１……コンデ
ンサ、１９，２０，２１，２８，３４，３５，３
６，３７，３８，３９，４１，４２，４５，４６
……トランジスタ、２６，２７，２９，３０，３
１……ダイオード、１２……差動入力型音響増幅
器、１３，１５……コンパレータ、１４，１６…
…スイツチング回路、１７……急速充電回路。
成図である。第２図は本発明に係る差動入力型音
響増幅器の基本構成図である。第３図は本発明を
用いた具体的実施例の回路図である。 １……非反転入力端、２……出力端、３……電
源端、４……接地端、５，６，７，８，９，１
８，２２，２３，２５，３３，４０，４３，４
４，４７，４８……抵抗、１０，１１……コンデ
ンサ、１９，２０，２１，２８，３４，３５，３
６，３７，３８，３９，４１，４２，４５，４６
……トランジスタ、２６，２７，２９，３０，３
１……ダイオード、１２……差動入力型音響増幅
器、１３，１５……コンパレータ、１４，１６…
…スイツチング回路、１７……急速充電回路。
Claims (1)
- １ 入力端子および帰還端子を有する差動増幅回
路、電源端と出力端子との間に接続された第１の
出力段トランジスタ、前記出力端子と接地点との
間に接続された第２の出力段トランジスタ、前記
差動増幅回路の出力に応答して前記第１および第
２の出力段トランジスタをプツシユプル型式に駆
動する駆動回路、バイアス電圧発生端子と前記接
地点との間に接続された電源リツプル防止用コン
デンサを有し前記バイアス電圧発生端子にバイア
ス電圧を発生するバイアス回路、前記バイアス電
圧とともに入力信号を前記差動増幅回路の前記入
力端子に供給する手段、前記出力端子と前記帰還
端子との間に接続された第１の抵抗、前記帰還端
子に一端が接続された第２の抵抗、この第２の抵
抗の他端に一端が接続され前記接地点に他端が直
接接続された帰還コンデンサ、基準電圧を発生す
る基準電圧発生回路、ならびに前記バイアス回路
の前記バイアス電圧発生端子の電圧と前記基準電
圧との電位差に応答して前記帰還コンデンサを急
速充電し前記電位差が所定値よりも小さくなると
遮断状態となる充電回路を備える音響増幅器であ
つて、前記バイアス電圧と前記帰還コンデンサの
前記一端の電圧とを比較することによつて前記出
力端子の天絡および地絡を検出し天絡検出信号ま
たは地絡検出信号を発生するコンパレータと、前
記天絡検出信号に応答して前記第２の出力段トラ
ンジスタを遮断状態とし前記地絡検出信号に応答
して前記第１の出力段トランジスタを遮断状態と
する制御手段とをさらに備える音響増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173078A JPS54104761A (en) | 1978-02-03 | 1978-02-03 | Audio amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173078A JPS54104761A (en) | 1978-02-03 | 1978-02-03 | Audio amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54104761A JPS54104761A (en) | 1979-08-17 |
| JPS6352482B2 true JPS6352482B2 (ja) | 1988-10-19 |
Family
ID=11786140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1173078A Granted JPS54104761A (en) | 1978-02-03 | 1978-02-03 | Audio amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54104761A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004010575A1 (ja) * | 2002-07-18 | 2005-11-17 | ソニー株式会社 | パワーアンプ装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5696724U (ja) * | 1979-12-26 | 1981-07-31 | ||
| JPS5893013U (ja) * | 1981-12-17 | 1983-06-23 | 日本コロムビア株式会社 | 出力トランジスタの電流制限回路 |
| JP5206763B2 (ja) * | 2010-10-21 | 2013-06-12 | オンキヨー株式会社 | 増幅装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539929B2 (ja) * | 1972-05-10 | 1980-10-15 | ||
| JPS5171050A (ja) * | 1974-12-17 | 1976-06-19 | Nippon Musical Instruments Mfg |
-
1978
- 1978-02-03 JP JP1173078A patent/JPS54104761A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004010575A1 (ja) * | 2002-07-18 | 2005-11-17 | ソニー株式会社 | パワーアンプ装置 |
| JP4765316B2 (ja) * | 2002-07-18 | 2011-09-07 | ソニー株式会社 | パワーアンプ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54104761A (en) | 1979-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0683042B2 (ja) | 出力ドライバ回路 | |
| JPS582607B2 (ja) | 温度検知回路 | |
| JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
| JPH0472401B2 (ja) | ||
| JPS6352482B2 (ja) | ||
| JP3244377B2 (ja) | 電圧生成回路 | |
| JPS587688Y2 (ja) | トランジスタ増幅器の保護回路 | |
| JP2729057B2 (ja) | 電力増幅装置 | |
| JPH071857Y2 (ja) | 出力トランジスタの保護回路 | |
| JPS5847881B2 (ja) | カフカホゴカイロ | |
| JPH0513047Y2 (ja) | ||
| JPH0513046Y2 (ja) | ||
| JP3670446B2 (ja) | 安定化電源回路 | |
| JP2773156B2 (ja) | 定電圧保護装置 | |
| JPH0644173Y2 (ja) | 電力増幅回路 | |
| JPS584252Y2 (ja) | ゾウフクキノ ホゴカイロ | |
| JP2900684B2 (ja) | 定電圧発生回路 | |
| JPS639278Y2 (ja) | ||
| JPS6126966Y2 (ja) | ||
| JP2004062491A (ja) | 直流安定化電源回路 | |
| JPH0215380Y2 (ja) | ||
| JPH0314813Y2 (ja) | ||
| JP2542934Y2 (ja) | 保護回路 | |
| JPS6046572B2 (ja) | 電源投入時誤動作防止回路 | |
| JP3223000B2 (ja) | 定電圧回路 |