JPH01274499A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPH01274499A JPH01274499A JP63104702A JP10470288A JPH01274499A JP H01274499 A JPH01274499 A JP H01274499A JP 63104702 A JP63104702 A JP 63104702A JP 10470288 A JP10470288 A JP 10470288A JP H01274499 A JPH01274499 A JP H01274499A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminals
- films
- magnetic substance
- lead
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、多数本のリード端子を有する電子部品に関す
る。
る。
従来から、半導体集積回路（以下ではＩＣと称する）に
おいて、それが例えばＴＴＬなどのデジタル回路の場合
だと、その多数のリード端子の出力が’ＨＪから’ＬＪ
またはその逆に切り換わるとき、ＴｉＢ用のリード端子
に瞬間的に過大な電流が流れるが、もしＩＣから見てそ
の電源のインピーダンスが高いと、このＩＣ自体の電源
電圧や、それが実装されているプリント基板上の他の電
子部品などの電源電圧が一時的に低下して、誤動作を招
くおそれがあるだけでなく、ＩＣのリード端子やそれが
接続されるプリント基板上のパターン配線中をパルス的
な電流が流れることになって、それらの周辺空間に電磁
界が放射されることになるために他の電子部品や通信機
器などに妨害を与えるおそれもある。
おいて、それが例えばＴＴＬなどのデジタル回路の場合
だと、その多数のリード端子の出力が’ＨＪから’ＬＪ
またはその逆に切り換わるとき、ＴｉＢ用のリード端子
に瞬間的に過大な電流が流れるが、もしＩＣから見てそ
の電源のインピーダンスが高いと、このＩＣ自体の電源
電圧や、それが実装されているプリント基板上の他の電
子部品などの電源電圧が一時的に低下して、誤動作を招
くおそれがあるだけでなく、ＩＣのリード端子やそれが
接続されるプリント基板上のパターン配線中をパルス的
な電流が流れることになって、それらの周辺空間に電磁
界が放射されることになるために他の電子部品や通信機
器などに妨害を与えるおそれもある。
この対策として、通常、第６図に示すように、電子部品
としてのＤＩＰ形ＩＣＩとプリント基板２との間にバイ
パスコンデンサ３を介装するとともに、このバイパスコ
ンデンサ３を介して、ＩＣ１の電源用リード端子４ａと
接地用リード端子４ｂとの間をバイパスする実装法を行
っている。
としてのＤＩＰ形ＩＣＩとプリント基板２との間にバイ
パスコンデンサ３を介装するとともに、このバイパスコ
ンデンサ３を介して、ＩＣ１の電源用リード端子４ａと
接地用リード端子４ｂとの間をバイパスする実装法を行
っている。
しかしながら９、上記従来例の場合には次のような不都
合があった。
合があった。
バイパスコンデンサ３を用いる実装法は、ＩＣ■から見
た電源のインピーダンスを下げるよう作用するので、例
えば出力信号が切り換わる際に生ずる過渡電流などに基
づく電ａＮ圧の変動を防いで、ＩＣＩの誤動作を防止す
るのに効果的であるが、リード端子側々から洩れる雑音
を少なくするという点では不十分である。しかも、前述
のバイパスコンデンサ３はＩＣＩの形状に合わせた専用
のものを用いる必要があって、実装容積が増えるととも
に実装時の手間が増えてコスト高になる点が指摘される
。
た電源のインピーダンスを下げるよう作用するので、例
えば出力信号が切り換わる際に生ずる過渡電流などに基
づく電ａＮ圧の変動を防いで、ＩＣＩの誤動作を防止す
るのに効果的であるが、リード端子側々から洩れる雑音
を少なくするという点では不十分である。しかも、前述
のバイパスコンデンサ３はＩＣＩの形状に合わせた専用
のものを用いる必要があって、実装容積が増えるととも
に実装時の手間が増えてコスト高になる点が指摘される
。
本発明はこのような事情に鑑みてなされたもので、従来
のバイパスコンデンサのような付属的な部品を用いない
簡素な構成でもって、例えば出力が切り喚わる際に生ず
る過渡電流などによる電源電圧の変動を抑制するととも
に、リード端子側々から洩れる雑音を可及的に少なくす
ることを目的としている。
のバイパスコンデンサのような付属的な部品を用いない
簡素な構成でもって、例えば出力が切り喚わる際に生ず
る過渡電流などによる電源電圧の変動を抑制するととも
に、リード端子側々から洩れる雑音を可及的に少なくす
ることを目的としている。
上記目的を達成するため、本発明は次のような構成をと
る。
る。
即ち、本発明にかかる電子部品は、多数本のリード端子
を有するものであって、パッケージ内における総てのリ
ード端子上に、絶縁膜を介して前記リード端子の並設方
向に連続する磁性体膜が積層されていることに特徴を有
する。
を有するものであって、パッケージ内における総てのリ
ード端子上に、絶縁膜を介して前記リード端子の並設方
向に連続する磁性体膜が積層されていることに特徴を有
する。
この構成による作用は、次の通りである。
磁性体膜の存在により両側に位置するリード端子間にイ
ンダクタンス素子を設けたと等価な作用を生じるととも
に、各リード端子、絶縁膜および磁性体膜の積層構造に
よって各リード端子と磁性体膜との間に静電容量を生ず
るので、電子部品内部にローパスフィルタが構成される
ことになる。
ンダクタンス素子を設けたと等価な作用を生じるととも
に、各リード端子、絶縁膜および磁性体膜の積層構造に
よって各リード端子と磁性体膜との間に静電容量を生ず
るので、電子部品内部にローパスフィルタが構成される
ことになる。
これにより、電子部品内部で生ずる不要な高周波電圧が
吸収され、リード端子側々から電子部品の外部に雑音が
洩れることが少なくなり、リード端子およびそれが接続
されるプリント基板のパターン配線の周辺空間への電磁
界放射を防げることにもなる。
吸収され、リード端子側々から電子部品の外部に雑音が
洩れることが少なくなり、リード端子およびそれが接続
されるプリント基板のパターン配線の周辺空間への電磁
界放射を防げることにもなる。
以下、この発明の実施例を図に基づいて説明する。
第１図ないし第３図に本発明の第１の実施例を示してお
り、第１図は電子部品の平面図、第２図は第１図の■−
■線断面図、第３図は第１図のＩＣのリード端子周辺の
等価回路図である。ここでは、電子部品としてＤＩＰ形
ＩＣを例に挙げて説明する。
り、第１図は電子部品の平面図、第２図は第１図の■−
■線断面図、第３図は第１図のＩＣのリード端子周辺の
等価回路図である。ここでは、電子部品としてＤＩＰ形
ＩＣを例に挙げて説明する。
回倒のＩＣｌ０において、１１はＩＣチップ、１２３〜
１２ｈはＬ字形状に屈曲されたリード端子、１３はこれ
らのパッケージとしてのモールド樹脂（図中−点鎖線）
を示している。リード端子１２ａ〜１２ｈは、モールド
樹脂１３の二側面１３ａ、１３ｂに４本ずつに振り分け
られていて、それぞれ互いに平行となるように突設され
ている。これらのリード端子＋２ ａ 〜１２ ｄ 、
１２ ｅ 〜１２ ｈの各一端は、ＩＣＣチップ１の
対応する各ポンディングパッド（図示省略）に対してボ
ンディングワイヤ１４でもって接続されている。
１２ｈはＬ字形状に屈曲されたリード端子、１３はこれ
らのパッケージとしてのモールド樹脂（図中−点鎖線）
を示している。リード端子１２ａ〜１２ｈは、モールド
樹脂１３の二側面１３ａ、１３ｂに４本ずつに振り分け
られていて、それぞれ互いに平行となるように突設され
ている。これらのリード端子＋２ ａ 〜１２ ｄ 、
１２ ｅ 〜１２ ｈの各一端は、ＩＣＣチップ１の
対応する各ポンディングパッド（図示省略）に対してボ
ンディングワイヤ１４でもって接続されている。
そして、４本ずつのリード端子１２ａ 〜１２ｄ 、
１２ｅ〜１２ｈ上には、リード端子の並設方向に沿って
それぞれに跨るように連続した帯状の磁性体膜３０ａ。
１２ｅ〜１２ｈ上には、リード端子の並設方向に沿って
それぞれに跨るように連続した帯状の磁性体膜３０ａ。
３０ｂが帯状の絶縁膜２Ｑａ、２０ｂを介して積層され
ている。この絶縁膜２０ａ、２０ｂとしては、例えばＳ
ｉ Ｏｘ ＋ Ｓ ｉｏ、Ａｌ１ｔ Ｏｓなどが好
ましく、磁性体膜３０ａ、３０ｂとしては、例えばＮｉ
、Ｆｅ。
ている。この絶縁膜２０ａ、２０ｂとしては、例えばＳ
ｉ Ｏｘ ＋ Ｓ ｉｏ、Ａｌ１ｔ Ｏｓなどが好
ましく、磁性体膜３０ａ、３０ｂとしては、例えばＮｉ
、Ｆｅ。
Ｎｉ−Ｆｅ合金、ＡＡ−Ｆｅ合金、Ａｊ！−Ｆｅ−５ｉ
ｅ合金あるいはＣｏ−Ｎｂ−Ｂ合金、Ｆｅ−Ｎ１−Ｐ−
Ｂ合金などのアモルファス合金などが好ましく、これら
は例えば真空蒸着またはスパツクなどの被膜形成方法に
て形成される。なお、絶縁膜２０ａ、２０ｂはポリイミ
ド、シリコンゴムなどであってもかまわないし、また磁
性体１′１１３０ ａ 、 ３０ ｂはＦｅ、Ｃｕ、Ａ
ｊ！、Ｃｕ−Ｚｎ合金などであってもかまわない。
ｅ合金あるいはＣｏ−Ｎｂ−Ｂ合金、Ｆｅ−Ｎ１−Ｐ−
Ｂ合金などのアモルファス合金などが好ましく、これら
は例えば真空蒸着またはスパツクなどの被膜形成方法に
て形成される。なお、絶縁膜２０ａ、２０ｂはポリイミ
ド、シリコンゴムなどであってもかまわないし、また磁
性体１′１１３０ ａ 、 ３０ ｂはＦｅ、Ｃｕ、Ａ
ｊ！、Ｃｕ−Ｚｎ合金などであってもかまわない。
ところで、モールド樹脂１３の二側面１３ａ、１３ｂに
おけるリード端子１２ａ ＝１２ｄ 、 １２ｅ 〜１
２ｈ１２ｅ構成による等価回路を第３図に表す、つまり
、各側面１３ａ、１３ｂのリード端子において、それぞ
れ両側のリード端子１２ａ、 １２ｄ （１２ｓ、
１２ｈ）の間には磁性体である磁性体膜３０ ａ （
３０ｂ ）の存在によってインダクタンス素子を設けた
場合と等価なインダクタンスＬが生じるとともに、磁性
体膜３０ ａ （３０ｂ ）が導電性であるから各リ
ード端子。
おけるリード端子１２ａ ＝１２ｄ 、 １２ｅ 〜１
２ｈ１２ｅ構成による等価回路を第３図に表す、つまり
、各側面１３ａ、１３ｂのリード端子において、それぞ
れ両側のリード端子１２ａ、 １２ｄ （１２ｓ、
１２ｈ）の間には磁性体である磁性体膜３０ ａ （
３０ｂ ）の存在によってインダクタンス素子を設けた
場合と等価なインダクタンスＬが生じるとともに、磁性
体膜３０ ａ （３０ｂ ）が導電性であるから各リ
ード端子。
絶縁膜２０ ａ （２０ｂ ）および磁性体１＊３０
ａ （３０ｂ ）の積ＮＪＪ造により各リード端子
と磁性体ｍ３０ａ（３０ｂ ）との間には、静電容ｆｉ
ｃｌ ５−Ｃ４（ｃｓ〜Ｃ６）が生じ、したがってロー
パスフィルタが構成されることになる。
ａ （３０ｂ ）の積ＮＪＪ造により各リード端子
と磁性体ｍ３０ａ（３０ｂ ）との間には、静電容ｆｉ
ｃｌ ５−Ｃ４（ｃｓ〜Ｃ６）が生じ、したがってロー
パスフィルタが構成されることになる。
このようなローパスフィルタを構成することができるか
ら、ＩＣチップ１１に生じる不要な高周波電圧をｒｃｔ
ｏ内部で吸収することができ、ＩＣｌ０外部に雑音が洩
れるのを抑制することができる。
ら、ＩＣチップ１１に生じる不要な高周波電圧をｒｃｔ
ｏ内部で吸収することができ、ＩＣｌ０外部に雑音が洩
れるのを抑制することができる。
そのため、ＩＣｌ０の′ｉｔ源電圧電圧変動るＩＣｌ０
自身およびその周辺の回路の誤動作を防止することがで
き、また、他の回路に与える妨害を少なくすることがで
きるようになる６本実施例のように、ＩＣｌ０自身から
発生する雑音を内部で吸収するように構成した場合、従
来のようなバイパスコンデンサを用いずに済むだけでな
く、従来手法に比べて外部に洩れる雑音を少なくできて
、ＩＣ外部から侵入する雑音をも少なくできる結果とな
る。
自身およびその周辺の回路の誤動作を防止することがで
き、また、他の回路に与える妨害を少なくすることがで
きるようになる６本実施例のように、ＩＣｌ０自身から
発生する雑音を内部で吸収するように構成した場合、従
来のようなバイパスコンデンサを用いずに済むだけでな
く、従来手法に比べて外部に洩れる雑音を少なくできて
、ＩＣ外部から侵入する雑音をも少なくできる結果とな
る。
第４回は本発明の第２の実施例にかかり、第２図に対応
する断面図を示している。この実施例では、図示するよ
うに、モールド樹脂１３の両側面１３ａ、１３ｂにおけ
るリード端子１２ａ 〜１２ｄ、 １２ｅ −１２ｈを
挟んで上下に絶縁膜２０ａ〜２０ｄ、磁性体膜３０ａ〜
３０ｄを設けることにより、上記第１の実施例の場合よ
りもインダクタンスおよび静電容量を増大させている。
する断面図を示している。この実施例では、図示するよ
うに、モールド樹脂１３の両側面１３ａ、１３ｂにおけ
るリード端子１２ａ 〜１２ｄ、 １２ｅ −１２ｈを
挟んで上下に絶縁膜２０ａ〜２０ｄ、磁性体膜３０ａ〜
３０ｄを設けることにより、上記第１の実施例の場合よ
りもインダクタンスおよび静電容量を増大させている。
この構成により、ローパスフィルタの能力が向上し、Ｉ
Ｃｌ０内部から外部に洩れる雑音をより少なくすること
ができる。
Ｃｌ０内部から外部に洩れる雑音をより少なくすること
ができる。
また、第５図は本発明の第３の実施例にかかり、第２図
に対応する断面図を示している。この実施例では、リー
ド端子１２ａ〜１２ｈそれぞれを絶縁膜２０ａ〜２０ｄ
で囲み、リード端子を挟んで上下の磁性体膜３０ａ〜３
０ｄをリード端子間でそれぞれ接続させている。この構
成によれば、リード端子間から外部に洩れる雑音をさら
に少なくできるとともに、外部から侵入する雑音をより
有効に少なくできるようになる。
に対応する断面図を示している。この実施例では、リー
ド端子１２ａ〜１２ｈそれぞれを絶縁膜２０ａ〜２０ｄ
で囲み、リード端子を挟んで上下の磁性体膜３０ａ〜３
０ｄをリード端子間でそれぞれ接続させている。この構
成によれば、リード端子間から外部に洩れる雑音をさら
に少なくできるとともに、外部から侵入する雑音をより
有効に少なくできるようになる。
以上の各実施例において、磁性体膜３０８〜３０ｄの外
部引出端子をＩＣ１０に設け、これをプリント基板上の
インピーダンスの低い点に接続することも可能で、この
ようにした場合にはさらに大きな効果を発揮する。また
、磁性体膜３０ａ〜３０ｄをリード端子のうちで最もイ
ンピーダンスの低いものに接続するようにしてもかまわ
ない。
部引出端子をＩＣ１０に設け、これをプリント基板上の
インピーダンスの低い点に接続することも可能で、この
ようにした場合にはさらに大きな効果を発揮する。また
、磁性体膜３０ａ〜３０ｄをリード端子のうちで最もイ
ンピーダンスの低いものに接続するようにしてもかまわ
ない。
さらに、上記実施例では電子部品としてＤＩＰ形ＩＣを
説明しているが、本発明はこれに限定されず、パッケー
ジの外部に多数のリード端子を備えるものであれば、そ
の総てに適用できることは言うまでもない。
説明しているが、本発明はこれに限定されず、パッケー
ジの外部に多数のリード端子を備えるものであれば、そ
の総てに適用できることは言うまでもない。
本発明においては、磁性体膜の存在により両側に位置す
るリード端子間にインダクタンス素子を設けたと等価な
作用を生じるとともに、各リード端子、ｍ縁膜および磁
性体膜の積層構造によって各リード端子と磁性体膜との
間に静電容量を生ずるようにして、電子部品内部にロー
パスフィルタを構成したから、電子部品内部から生ずる
不要な高周波電圧を吸収できて電子部品の外部への雑音
の洩れを可及的に少なくすることができ、またリード端
子およびそれが接続されるプリント基板のパターン配線
の周辺空間への電磁界放射を少なくすることができる。
るリード端子間にインダクタンス素子を設けたと等価な
作用を生じるとともに、各リード端子、ｍ縁膜および磁
性体膜の積層構造によって各リード端子と磁性体膜との
間に静電容量を生ずるようにして、電子部品内部にロー
パスフィルタを構成したから、電子部品内部から生ずる
不要な高周波電圧を吸収できて電子部品の外部への雑音
の洩れを可及的に少なくすることができ、またリード端
子およびそれが接続されるプリント基板のパターン配線
の周辺空間への電磁界放射を少なくすることができる。
よって、電子部品の電源電圧変動による当該電子部品の
誤動作およびその周辺に設ける他の電子部品の誤動作を
防止することができるとともに、他回路に与える妨害を
少なくすることができる。
誤動作およびその周辺に設ける他の電子部品の誤動作を
防止することができるとともに、他回路に与える妨害を
少なくすることができる。
このように、本発明は、電子部品内部に雑音吸収機能を
持たせるようにしたから、従来のようなバイパスコンデ
ンサを用いる手法に比べて実装容積を無駄に増やさずに
済み、また実装の手間を省けるなどコスト低減に貢献で
きて実用面において優れた効果を発揮する。
持たせるようにしたから、従来のようなバイパスコンデ
ンサを用いる手法に比べて実装容積を無駄に増やさずに
済み、また実装の手間を省けるなどコスト低減に貢献で
きて実用面において優れた効果を発揮する。
第１図ないし第３図は本発明の一実施例にかかり、第１
図は電子部品の平面図、第２図は第１図の■−■線断面
図、第３図は第１図のＩＣのリード端子周辺の等価回路
図である。 第４図および第５図は本発明の他の各実施例にかかり、
いずれも第２図に対応する図である。 第６図は従来例にかかるバイパスコンデンサを用いた電
子部品の実装形態を示す斜視図である。 １０・・・ＩＣ（電子部品） １２２〜１２ｈ・・・リード端子 １４・・・モールド樹脂（パッケージ）２０ａ〜２０ｄ
・・・絶縁膜 ３０３〜３０ｄ・・・磁性体膜。
図は電子部品の平面図、第２図は第１図の■−■線断面
図、第３図は第１図のＩＣのリード端子周辺の等価回路
図である。 第４図および第５図は本発明の他の各実施例にかかり、
いずれも第２図に対応する図である。 第６図は従来例にかかるバイパスコンデンサを用いた電
子部品の実装形態を示す斜視図である。 １０・・・ＩＣ（電子部品） １２２〜１２ｈ・・・リード端子 １４・・・モールド樹脂（パッケージ）２０ａ〜２０ｄ
・・・絶縁膜 ３０３〜３０ｄ・・・磁性体膜。
Claims (1)
- （１）多数本のリード端子を有する電子部品において、 パッケージ内における総てのリード端子上に、絶縁膜を
介して前記リード端子の並設方向に連続する磁性体膜が
積層されていることを特徴とする電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63104702A JPH01274499A (ja) | 1988-04-26 | 1988-04-26 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63104702A JPH01274499A (ja) | 1988-04-26 | 1988-04-26 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01274499A true JPH01274499A (ja) | 1989-11-02 |
Family
ID=14387814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63104702A Pending JPH01274499A (ja) | 1988-04-26 | 1988-04-26 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01274499A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0480950A (ja) * | 1990-07-24 | 1992-03-13 | Toshiba Corp | 半導体集積回路装置 |
-
1988
- 1988-04-26 JP JP63104702A patent/JPH01274499A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0480950A (ja) * | 1990-07-24 | 1992-03-13 | Toshiba Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW473751B (en) | Multi-layer capacitor, wiring board, and high-frequency circuit | |
| US6097581A (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
| US7268419B2 (en) | Interposer containing bypass capacitors for reducing voltage noise in an IC device | |
| JP3232562B2 (ja) | 電磁干渉抑制部品および電磁干渉抑制回路 | |
| US9748155B2 (en) | Printed circuit board | |
| JP2004349457A (ja) | Ｌｓｉパッケージ | |
| US6473312B1 (en) | Printed circuit board, printed circuit board module and electronic device adapting same | |
| JP2001127387A (ja) | プリント配線基板 | |
| JP6460290B2 (ja) | Ｄｃ／ｄｃコンバータモジュール | |
| JPH06349678A (ja) | 貫通型コンデンサ及びそれを用いた電子装置並びに貫通型コンデンサの実装方法 | |
| JP6425632B2 (ja) | プリント基板 | |
| JPH01274499A (ja) | 電子部品 | |
| JP2988431B2 (ja) | 多層プリント基板の配線構造 | |
| CN216435575U (zh) | 多端子片式电感器 | |
| JPS61501179A (ja) | 導電体若しくは半導体の改良 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JP4817110B2 (ja) | 多層回路基板及びｉｃパッケージ | |
| JP2011166635A (ja) | 分布定数型ノイズフィルタ | |
| JP6520685B2 (ja) | ノイズフィルタ | |
| JP4893114B2 (ja) | 多層配線基板 | |
| JP3554028B2 (ja) | 電気回路板及びプリント配線板 | |
| JPH11259172A (ja) | 電子機器 | |
| JPH04186667A (ja) | 半導体装置 | |
| JP2001211048A (ja) | Ｌｃノイズフィルタ | |
| KR0143905B1 (ko) | 엘씨 노이즈 필터 |