JPH04120129U - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH04120129U JPH04120129U JP2162391U JP2162391U JPH04120129U JP H04120129 U JPH04120129 U JP H04120129U JP 2162391 U JP2162391 U JP 2162391U JP 2162391 U JP2162391 U JP 2162391U JP H04120129 U JPH04120129 U JP H04120129U
- Authority
- JP
- Japan
- Prior art keywords
- printed board
- card
- control device
- address
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】
【目的】 多種類のプリント板より成る複雑な制御装置
で、ソフトウェアの統合化とアフターサービスの容易化
のために、ハードウェア構成の自動判別が必要である。 【構成】 図1に示す様な多階層構成の複雑な制御装置
において、構成要素である各プリント板にアドレス認知
機能付き伝送LSIを搭載し、各実装位置におけるプリ
ント板名称等をシリアルに送信出来る様にした。 【効果】 図1のCPUカード2側でシリアルデータを
受信する事により、ハードウェア構成を知る事が出来
る。また、シリアル伝送であるため、システムの拡張に
柔軟に対処出来、また各プリント板の本来の機能と完全
に独立である。
で、ソフトウェアの統合化とアフターサービスの容易化
のために、ハードウェア構成の自動判別が必要である。 【構成】 図1に示す様な多階層構成の複雑な制御装置
において、構成要素である各プリント板にアドレス認知
機能付き伝送LSIを搭載し、各実装位置におけるプリ
ント板名称等をシリアルに送信出来る様にした。 【効果】 図1のCPUカード2側でシリアルデータを
受信する事により、ハードウェア構成を知る事が出来
る。また、シリアル伝送であるため、システムの拡張に
柔軟に対処出来、また各プリント板の本来の機能と完全
に独立である。
Description
【0001】
この考案は、複数のプリント板から構成される制御装置において、どの場所に
どの様なプリント板が実装されているかを判別出来る機能に関するものである。
【0002】
図6は従来の制御装置本体を示す斜視図であり、図において、1bはマザーボ
ード、2bはこのマザーボード1bに着脱可能に装着され、実装判別をするCP
Uを搭載したプリント板(以後CPUカードと云う)、3bはその他のプリント
板(以後子カードと云う)、7及び7aは接続コネクタ(以後Sコネクタと云う
)である。
図7は子カード3bの実装判別に関わる回路図である。
【0003】
次に動作について説明する。
先づ、予めバックパネル1bに装着される可能性のある全ての子カードに、特
定のデータbitを対応させておく。
バツクパネル1bに、どういう子カードが実装されているか判別するためには
、先づCPUカード2bがSELECT信号を出力する。
子カード側においては、SELECT信号に対応して、この子カードに対応す
るビット番号iをDATA BUSに出力する。
次いで、CPUカード2bは、SELECT信号に対応するDATA上でどの
bitが立っているか認知し、どの子カードが実装されているか判断する。
この場合の、判別可能なプリント板の種類の最大数は、DATA BUS巾で
制限され、例えばDATA BUS巾が16bitであれば最大16種類となる
。
判別可能な子カードの種類を増したい場合は、SELECT信号の本数を増し
て対処する。
【0004】
従来の制御装置のプリント板実装判別回路は以上のように構成されているため
、あるプリント板が実装されているか否かと云うレベルの判断しか出来ず、複雑
な階層構成をもったシステムのハードウェア構成を知る事はおろか、どのスロッ
トに何と云う名称のプリント板が実装されているかを知る事すら出来ないという
課題があった。
【0005】
この考案は上記のような課題を解決するためになされたものでシステムのハー
ドウェア構成を簡単に知る事が出来る制御装置を得ることを目的とする。
【0006】
この考案に係る制御装置は、各スロットに入るプリント板に、アドレス認知機
能付き伝送LSIを搭載し、そのアドレス入力端子にスロット番号を、データ入
力端子にプリント板名称や改訂状況等のプリント板の固有情報を入力し、CPU
カードからの指令により、このプリント板の固有情報をシリアルに送信し、どの
スロットに何と云うプリント板が実装されているか知る事が出来る機能を備えた
ものである。
また、プリント板の上に更にプリント板が乗っている様な階層構造の制御装置
においても、上記シリアル転送の利点により、その孫プリント板上のアドレス認
知機能付き伝送LSIのアドレス入力端子に、孫プリント板のコネクタ番号を追
加入力のみで容易にその孫プリント板の固有情報を知る事が出来る機能を備えた
ものである。
【0007】
この考案におけるアドレス認知機能付き伝送LSIは、CPUカードから送信
されるシリアルデータを受信し、そのデータをアドレスと見なしそのアドレスが
、階層構造まで含めそのプリント板が実装されている実装アドレスに一致すると
カード名称等の固有情報をシリアルに送信する。
【0008】
実施例1.
以下、この考案の一実施例を図について説明する。図1は3階層の例であるが
、図において1はマザーボード、2はこのマザーボード1に着脱可能に装着され
、実装判別をするCPUを搭載したプリント板(以後CPUカードと云う)、3
はその他のプリント板(以後子カードと云う)、4及び4aは子カード3に着脱
可能に装着された階層レベル2のプリント板(以後孫カードと云う)、5は孫カ
ード4に着脱可能に装着された階層レベル3のプリント板(以後曽孫カードと云
う)、6はシステムを構成する各プリント板に実装されたアドレス認知機能付き
伝送LSI、7及び7aは階層レベル1のコネクタ(以後SKコネクタと云う)
、8及び8aは階層レベル2のコネクタでこの実施例の場合は2種あり(以後P 1
、P2コネクタと云う)、9及び9aは階層レベル3のコネクタ(以後D1コネ
クタと云う)である。
図2は、この考案の一実施例におけるブロック図であり、スロット#Kに取付
けられた、子カード3、子カード3のコネクタP1、P2に取付けられた孫カード
4、4a、孫カード4のコネクタD1に取付けられた曽孫カード5におけるプリ
ント板実装判別に係わる回路ブロック図である。
図3は、子カード(又は孫カード、又は曽孫カード)側よりみた動作フローチ
ャートである。
図4は、アドレス認知機能付き伝送LSIの内部ブロック図である。
【0009】
次に動作について説明する。
図3のSTEP1にて、CPUカード側より伝送ラインにアドレスを送出する
。
そのアドレスは、スロット番号、Pコネクタ番号、Dコネクタ番号の組合せよ
りなり、スロット番号=0の場合はマザーボード1を、Pコネクタ番号=0の場
合スロット番号=1のときはCPUカード2を、スロット番号≧2のときは子カ
ード3を、Dコネクタ番号=0のときは孫カードを、いづれも0でない場合は曽
孫カード5を指定する。
STEP2にて、アドレス認知機能付伝送LSI6は、このアドレスがこのL
SIの乗っているプリント板の実装アドレスと一致しているかチェックする。
尚、このLSIの乗っているプリント板の実装アドレスは、図2に示す様にハ
ードウェアで自動的に決るものとする。
例えば、スロット#7の子カード3のP1コネクタ8に取付けられた孫カード
4の場合、このアドレスは2進数表示で00111010であり、図2に示す様
にアドレス認知機能付きLSIに入るS番号(7)はバックパネル1より、P番
号(1)は子カード3より出力され、D番号(0)は孫カード4でGNDに接地
されているため、この孫カード4の実装位置にて自動的に決ってしまう。
【0010】
アドレスが一致すると、STEP3にてこの孫カード4の固有情報が伝送ライ
ンに送出される。
例えば、この孫カード4のカード名称が、PC842で改訂状況が8の場合、
SnH=10000100、SnL=00100001がシリアル信号に変換され
て伝送ラインに送出される訳である。
STEP4にて、このシリアル信号を受けたCPU2により固有情報を判読す
る。
この場合、スロット#7の子カード3のP1コネクタ8に取付られた孫カード
4のカード名称はPC842で改訂状況がBである事が分る。
尚、上記はCPUカード2で指定したアドレスに相当したプリント板が存在す
る場合を示したが、相当するプリント板が存在しない場合、例えば図1の孫カー
ド4a上には曽孫カードが存在しないのであるが、CPUカードがこのアドレス
を指定するとSTEP2にてアドレス一致があり得ないので、CPUカード2に
アンサが返る事がないのであるが、CPUカード2のソフトウェアにタイマルー
チン等を備けて対応するプリント板が存在しない事を検知するものとする。
以上のSTEP1〜4を考えられる全てのアドレスについて繰返すことにより
、マザーボード1に実装されるプリント板の構成がマザーボード1、CPUカー
ド2も含め完全に分るわけである。
尚、上記実施例では、説明の便宜上CPUカード2をスロット#1に固定した
が、どのスロットにあっても何ら差しつかえない。
【0011】
実施例2.
図5は、この考案の他の実施例を示す。
図において、10は端末制御装置でありその内部は1枚又は複数枚のプリント
板から構成されるものとする。
CPUカード2により指定されるアドレスにおいて、本体側と端末制御装置1
0側を区別する情報を入れておけば、例えばbit7が”0”のとき本体側を、
”1”のとき端末制御装置側を指定すると約束しておけば、端末制御装置10の
有無及び端末制御装置10の内部構成を知る事が出来る。
【0012】
以上のように、この考案によれば、制御装置の内部ハードウェア構成を判断す
るため、アドレス認知機能付き伝送LSIを各プリント板に搭載し、そのアドレ
スに階層構造を用いたので、どの様に複雑な構成の制御装置であってもその内部
構成が容易に、而も完全に分るため、構成要素であるプリント板が多品種であり
、システムが複雑な場合においても、ハードウェア構成に応じてシステムソフト
ウェアを分ける事なく統合化を容易にする事が出来、またそのハードウェア構成
をCRT等に表示する事によりアフターサービスを容易にするという効果がある
。 また、アドレス認知機能付きLSIは、シリアル伝送のLSIであり、その
実装されるプリント板の本来の機能と完全に独立しているため、本来の機能を複
雑にする事がないと云う利点がある。
【図1】この考案の一実施例による制御装置の本体を示
す斜視図である。
す斜視図である。
【図2】この考案の一実施例による制御装置の本体内部
のプリント板のブロック図である。
のプリント板のブロック図である。
【図3】この考案の一実施例による動作フローチャート
である。
である。
【図4】アドレス認知機能付き伝送LSIの内部ブロッ
ク図である。
ク図である。
【図5】この考案の他の実施例による制御装置を示す構
成図である。
成図である。
【図6】従来の制御装置本体を示す斜視図である。
【図7】従来の制御装置の本体内部のプリント板の回路
図である。
図である。
1、1b マザーボード
2、2b CPUカード
3、3b 子カード
4、4a 孫カード
5 曽孫カード
6 アドレス認知機能付き伝送LSI
7、7a SKコネクタ
8、8a P1、P2コネクタ
9、9a Dコネクタ
10 端末制御装置
Claims (1)
- 【請求項1】 プリント板を複数板使用したカードスロ
ット方式の電子計算機、数値制御装置、プラントコトン
ローラ、シーケンサ等の制御装置本体において、装置の
構成要素である各プリント板にアドレス認知機能付き伝
送LSIを搭載し、かつ各プリント板の実装位置により
自動的にそのプリント板のスロットアドレスが決まる様
にし、このLSIのアドレス入力端子にスロットアドレ
スを、データ入力端子にプリント板名称や改訂状況等の
プリント板固有情報を入力し、スロット上のCPUカー
ドの指令により、このプリント板固有情報をシリアルに
送信し、どのスロットに何と云うプリント板が実装され
ているか知る事が出来る様にした制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991021623U JP2570074Y2 (ja) | 1991-04-04 | 1991-04-04 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991021623U JP2570074Y2 (ja) | 1991-04-04 | 1991-04-04 | 制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04120129U true JPH04120129U (ja) | 1992-10-27 |
| JP2570074Y2 JP2570074Y2 (ja) | 1998-04-28 |
Family
ID=31907341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991021623U Expired - Lifetime JP2570074Y2 (ja) | 1991-04-04 | 1991-04-04 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570074Y2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353664A (ja) * | 2001-05-29 | 2002-12-06 | Synclayer Inc | 電装ユニット収納システム |
| US7346717B2 (en) | 2004-11-25 | 2008-03-18 | Canon Kabushiki Kaisha | Control board, image forming apparatus having the same, control board management method, computer program, and computer-readable storage medium |
| JP2009157784A (ja) * | 2007-12-27 | 2009-07-16 | Fujitsu Ltd | ストレージシステム、ストレージシステムの制御方法、およびストレージシステムの制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6454523A (en) * | 1987-08-25 | 1989-03-02 | Mitsubishi Electric Corp | Detecting device for erroneous insertion of printed board |
| JPH02230452A (ja) * | 1989-03-03 | 1990-09-12 | Mitsubishi Electric Corp | カード実装状態検出装置 |
-
1991
- 1991-04-04 JP JP1991021623U patent/JP2570074Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6454523A (en) * | 1987-08-25 | 1989-03-02 | Mitsubishi Electric Corp | Detecting device for erroneous insertion of printed board |
| JPH02230452A (ja) * | 1989-03-03 | 1990-09-12 | Mitsubishi Electric Corp | カード実装状態検出装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353664A (ja) * | 2001-05-29 | 2002-12-06 | Synclayer Inc | 電装ユニット収納システム |
| US7346717B2 (en) | 2004-11-25 | 2008-03-18 | Canon Kabushiki Kaisha | Control board, image forming apparatus having the same, control board management method, computer program, and computer-readable storage medium |
| JP2009157784A (ja) * | 2007-12-27 | 2009-07-16 | Fujitsu Ltd | ストレージシステム、ストレージシステムの制御方法、およびストレージシステムの制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2570074Y2 (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1998011693A3 (en) | Low power serial protocol translator for use in multi-circuit board electronic systems | |
| JP2000500880A (ja) | 電子グラフィックプリント及びコピー装置における通信装置 | |
| JPH04120129U (ja) | 制御装置 | |
| CN113645088B (zh) | 网卡ncsi信号的自动调节方法、系统、装置及介质 | |
| JP2001077880A (ja) | 電子機器のモジュール | |
| US6901460B2 (en) | Competitive management system and method for external input/output devices and recording medium recording program | |
| JP3946537B2 (ja) | 複数台のカラオケ選曲リモコンと集合型クレードルからなるシステム | |
| CN211653644U (zh) | 一种计算机模块及计算机设备 | |
| JP3019014B2 (ja) | 通信端末装置 | |
| JPH076286A (ja) | テレメータ・テレコントロール装置 | |
| JPH05241632A (ja) | 拡張ユニットの番号認識装置 | |
| JPH02230356A (ja) | 情報処理装置のバス拡張装置 | |
| JPH09305485A (ja) | 画像メモリ制御方式 | |
| JPH0553965A (ja) | 電子計算機システム | |
| KR19990018120A (ko) | 인쇄회로기판의 버전 관리 방법 및 장치 | |
| JPS62129890A (ja) | 電子楽器ネツトワ−クシステム | |
| JPS622342A (ja) | コマンドデータ処理方法 | |
| JPH04148262A (ja) | 同報転送装置 | |
| JPH0831083B2 (ja) | バス制御方式 | |
| JPH05158846A (ja) | コンピュータネットワークのデータ送信システム | |
| JPS59100948A (ja) | 通信回線システム | |
| JPS61269545A (ja) | 計算機システム | |
| JPH0266939U (ja) | ||
| JPS62192846A (ja) | バス切替え制御方式 | |
| JPS63211053A (ja) | 接続回路 |