JPH01276335A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH01276335A JPH01276335A JP10587488A JP10587488A JPH01276335A JP H01276335 A JPH01276335 A JP H01276335A JP 10587488 A JP10587488 A JP 10587488A JP 10587488 A JP10587488 A JP 10587488A JP H01276335 A JPH01276335 A JP H01276335A
- Authority
- JP
- Japan
- Prior art keywords
- address
- microprogram
- control
- stored
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010411 cooking Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はマイクロプログラム制御装置に関し、特に制御
記憶メモリに格納されたマイクロプログラムの制御装置
に関する。
記憶メモリに格納されたマイクロプログラムの制御装置
に関する。
従来技術
従来、制御記憶メモリにマイクロプログラムを格納する
場合、格納すべきマイクロプロクラｌ＼の量が制御記憶
メモリの容重に満たないときには、残りの容量分として
停止命令（マイクロ命令）を追加して格納していた。そ
して、制御記憶アドレスレジスタによってアクセスされ
たアドレスのマイクロ命令が停止命令てあれば、マイク
ロプロクラｌ＼の実行を停止するという制御を行ってい
た。
場合、格納すべきマイクロプロクラｌ＼の量が制御記憶
メモリの容重に満たないときには、残りの容量分として
停止命令（マイクロ命令）を追加して格納していた。そ
して、制御記憶アドレスレジスタによってアクセスされ
たアドレスのマイクロ命令が停止命令てあれば、マイク
ロプロクラｌ＼の実行を停止するという制御を行ってい
た。
しかしながら、その場合においては、マイクロプログラ
ムの量が制御記憶メモリの容量に比べて少ないにもかか
わらず、システムの立上りの際には制御記憶メモリの全
ワードに対してマイクロプロフラノ＼の格納を行う必要
があるため、格納時間が多くかかってしまい、立上は時
間に大きな影響を与えるという欠点があった。
ムの量が制御記憶メモリの容量に比べて少ないにもかか
わらず、システムの立上りの際には制御記憶メモリの全
ワードに対してマイクロプロフラノ＼の格納を行う必要
があるため、格納時間が多くかかってしまい、立上は時
間に大きな影響を与えるという欠点があった。
発明の目的
本発明の目的は、システムの立上げ時間を短縮すること
ができるマイクロプログラム制御装置を提（４（するこ
とである。
ができるマイクロプログラム制御装置を提（４（するこ
とである。
発明の構成
本発明のマイクロプログラム制御装置は、実行すべきマ
イクロ命令が格納されている所定範囲を有する記憶手段
と、前記所定範囲の境界値を示す境界アドレス値を保持
する第１の保持手段と、現在アクセス中のアドレス値を
保持する第２の保持手段と、前記第２の保持手段の保持
値が前記第１の保持手段の保持値を越えたときに前記マ
イクロ命令の実行を停止する実行停止手段とを有するこ
とを特徴とする。
イクロ命令が格納されている所定範囲を有する記憶手段
と、前記所定範囲の境界値を示す境界アドレス値を保持
する第１の保持手段と、現在アクセス中のアドレス値を
保持する第２の保持手段と、前記第２の保持手段の保持
値が前記第１の保持手段の保持値を越えたときに前記マ
イクロ命令の実行を停止する実行停止手段とを有するこ
とを特徴とする。
実施例
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明によるマイクロプログラム制御装置の一
実施例の構成を示す系統図である。図において本発明の
一実施例によるマイクロプログラム制御装置は、制御記
憶アドレスレジスタ１２と、比較アドレスレジスタ１３
と、比較器１４と、クロック制御回路１５とを含んで構
成されており、制御記憶メモリ１１内に格納されている
マイクロプログラムの制御を行うものである。
実施例の構成を示す系統図である。図において本発明の
一実施例によるマイクロプログラム制御装置は、制御記
憶アドレスレジスタ１２と、比較アドレスレジスタ１３
と、比較器１４と、クロック制御回路１５とを含んで構
成されており、制御記憶メモリ１１内に格納されている
マイクロプログラムの制御を行うものである。
制御記憶メモリ１１はその内部の領域Ａにマイクロプロ
グラムか格納されているか、領域Ｂにはマイクロプロフ
ラノ＼が格納されておらず、不定となっている。
グラムか格納されているか、領域Ｂにはマイクロプロフ
ラノ＼が格納されておらず、不定となっている。
制御記憶アドレスレジスタ】２は制御記憶メモリ１１内
のアドレスを指定するものてあり、アトし・ス信号１６
により制御記憶メモリ１１がアクセスされ、マイク１コ
プロクラムが読出される。
のアドレスを指定するものてあり、アトし・ス信号１６
により制御記憶メモリ１１がアクセスされ、マイク１コ
プロクラムが読出される。
比較アトし・スレジスタ１３は制御記憶メモリ１１内の
マイクロプログラムが格納されている領域Ａの最終アド
レス（つまり、領域Ａと領域Ｂとの境界のアドレス値）
が格納されているものである。
マイクロプログラムが格納されている領域Ａの最終アド
レス（つまり、領域Ａと領域Ｂとの境界のアドレス値）
が格納されているものである。
比較器１４はアドレス信号１０と比較アドレスレジスタ
１３の出力信号１８とを比較するものである。そして、
アドレス信号１０により示されるアドレス値の方が出力
信号〕８により示されるアドレス値より大きいとき、出
力信号１７が送出される。
１３の出力信号１８とを比較するものである。そして、
アドレス信号１０により示されるアドレス値の方が出力
信号〕８により示されるアドレス値より大きいとき、出
力信号１７が送出される。
クロック制御口ＵｊＳ １５は、比較器１４からの出力
信号１７に応答してシステムのクロックパルスを停止さ
せるものである。
信号１７に応答してシステムのクロックパルスを停止さ
せるものである。
かかる構成において、制御記憶アドレスレジスタ１２か
らのアドレス信号１６が制御記憶メモリ１１の領域Ａ内
のアドレス値を示しているときには、そのアドレスから
マイクロプログラムか１売出されて実行される。
らのアドレス信号１６が制御記憶メモリ１１の領域Ａ内
のアドレス値を示しているときには、そのアドレスから
マイクロプログラムか１売出されて実行される。
ところが、アドレス信号１６により示されるアドレス値
が出力信号１８により示されるアドレス値より大きい場
合には比較器１４から出力信号１７が送出される。そし
て、この出力信号１７に応答してクロック制御口１ｇ１
５は、クロックパルスを停止させることによりマイクロ
プログラムの実行を停止させる。
が出力信号１８により示されるアドレス値より大きい場
合には比較器１４から出力信号１７が送出される。そし
て、この出力信号１７に応答してクロック制御口１ｇ１
５は、クロックパルスを停止させることによりマイクロ
プログラムの実行を停止させる。
つまり、以上の制御をシステムの立上げ後に行うことに
より、システムの立上げの際には制御記憶メモリ１１の
領域Ａにのみマイクロプログラムを格納するたけで済み
、システムの立上げ時間を短縮することかできるのであ
る。
より、システムの立上げの際には制御記憶メモリ１１の
領域Ａにのみマイクロプログラムを格納するたけで済み
、システムの立上げ時間を短縮することかできるのであ
る。
なお、本実施例においては制御記憶メモリの最小アドレ
スから所定アドレスまでマイクロプログラムが格納され
る場合について説明したが、所定アドレスから最大アド
レスまで格納される場合にも同様の構成にずれはシステ
ムの立」−げ時間を短縮することがてきる。たたし、そ
の場合には所定アドレスより小さいアドレスかアクセス
されたときに比較器から出力信号が送出されるようにし
なければならない。
スから所定アドレスまでマイクロプログラムが格納され
る場合について説明したが、所定アドレスから最大アド
レスまで格納される場合にも同様の構成にずれはシステ
ムの立」−げ時間を短縮することがてきる。たたし、そ
の場合には所定アドレスより小さいアドレスかアクセス
されたときに比較器から出力信号が送出されるようにし
なければならない。
同様に、制御記憶メモリの所定アドレスから他の所定ア
ドレスまで（つまり、最小アドレスから最大アドレスま
ての途中の領域）マイクロプログラムが格納されている
場合には、比較アドレスレジスタ及び比較器を２つずつ
設けれは良い。
ドレスまで（つまり、最小アドレスから最大アドレスま
ての途中の領域）マイクロプログラムが格納されている
場合には、比較アドレスレジスタ及び比較器を２つずつ
設けれは良い。
発明の効果
以−に説明したように本発明は、マイクロプログラムが
格納されている領域の最終アドレスと現在アクセス中の
アドレスとを比較するという制御を行うことにより、シ
ステムの立上げ時間を短縮することができるという効果
がある。
格納されている領域の最終アドレスと現在アクセス中の
アドレスとを比較するという制御を行うことにより、シ
ステムの立上げ時間を短縮することができるという効果
がある。
第１図は本発明の実施例によるマイクロプログラム制御
装置の構成を示ず系統図である。 ＝ ６ −− 主要部分の符号の説明 １１・・・・・・制御記憶メモリ １２・・・・・制御記憶アドレスレジスタ１３・・・・
・・比較アドレスレジスタ１４・・・・・・比較器 １５・・・・・・クロック制御回路
装置の構成を示ず系統図である。 ＝ ６ −− 主要部分の符号の説明 １１・・・・・・制御記憶メモリ １２・・・・・制御記憶アドレスレジスタ１３・・・・
・・比較アドレスレジスタ１４・・・・・・比較器 １５・・・・・・クロック制御回路
Claims (1)
- （１）実行すべきマイクロ命令が格納されている所定範
囲を有する記憶手段と、前記所定範囲の境界値を示す境
界アドレス値を保持する第１の保持手段と、現在アクセ
ス中のアドレス値を保持する第２の保持手段と、前記第
２の保持手段の保持値が前記第１の保持手段の保持値を
越えたときに前記マイクロ命令の実行を停止する実行停
止手段とを有することを特徴とするマイクロプログラム
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10587488A JPH01276335A (ja) | 1988-04-28 | 1988-04-28 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10587488A JPH01276335A (ja) | 1988-04-28 | 1988-04-28 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01276335A true JPH01276335A (ja) | 1989-11-06 |
Family
ID=14419094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10587488A Pending JPH01276335A (ja) | 1988-04-28 | 1988-04-28 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01276335A (ja) |
-
1988
- 1988-04-28 JP JP10587488A patent/JPH01276335A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10657039B2 (en) | Control device for a motor vehicle | |
| JPH02165721A (ja) | パルス出力装置 | |
| JPH05108548A (ja) | Ｄｍａコントローラ | |
| KR100321745B1 (ko) | 외부메모리액세스를위한마이크로컨트롤러유닛 | |
| JPH01276335A (ja) | マイクロプログラム制御装置 | |
| US5487157A (en) | Microprogrammed microcomputer with high-speed interrupt for DRAM refresh | |
| JPH0143392B2 (ja) | ||
| KR930005836B1 (ko) | 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu 대기시간 제어방법 및 시스템 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPS62197834A (ja) | マイクロプログラム制御装置 | |
| JPH04344947A (ja) | プログラム制御装置 | |
| JPS59188757A (ja) | アドレス記憶制御装置 | |
| JPS63197247A (ja) | マイクロプログラム制御装置 | |
| JPH01293458A (ja) | コンピュータシステムにおけるアクセス周期を確保する回路 | |
| JPS63123137A (ja) | アドレス一致信号発生方式 | |
| JPH0561813A (ja) | データ転送方式 | |
| JPH04354023A (ja) | 演算装置 | |
| JPS63197246A (ja) | マイクロプログラム制御装置 | |
| JPH04287421A (ja) | Ａ／ｄ若しくはｄ／ａ変換器の起動回路 | |
| JPH0594407A (ja) | バス制御方式 | |
| JPS59123950A (ja) | プログラム制御装置 | |
| JPH05265951A (ja) | マイクロコンピュータ | |
| JPH0784835A (ja) | マイクロコンピュータシステム | |
| JPS6030036B2 (ja) | メモリ制御回路 | |
| JPH0738156B2 (ja) | マイクロ命令制御装置 |