JPS63197246A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 胆！且１ 本発明はマイクロプログラム１ＩＪＩＩｌ装置に関し、
特にデパック機能を右するマイクロプログラム制御装置
に関する。

従来技術 一般にマイクロプログラム制御装置は、マイクロプログ
ラムのデバッグを行いやすくするために、マイクロプロ
グラムが格納されているｔ１１１ｍ記憶の中の予め指定
された任意のアドレスでプログラムの実行を一時停止で
きるようにした機能を備えている。

すなわち、一般にｉ、ＩＩｔｌｌ記憶に供給する制御記
憶アドレスと比較するためのアドレスデータを格納する
比較アドレスレジスタを備え、マイクロプログラムの実
行毎にこの比較アドレスレジスタの内容とｖｌｌ記憶に
供給する制御記憶アドレスとを比較して、両者の一致が
検出された場合にマイクロプログラムの実行を停止でき
るようにした機能を備えている。

デバッグに際しては、マイクロプログラムの実行を一時
停止すべきマイクロ命令の格納されている１ｌＪｌｔｌ
記憶アドレスを、例えばコンソール等から入力し、比較
アドレスレジスタに格納してからマイクロプログラムを
スタートさせる。そして、上述の機能によりマイクプロ
グラムがこの指定された命令（１，！Ｉ　ｔａｌｌ記憶
アドレス）で停止すると、この状態で各種のレジスタの
内容やその他の内部状態等をチェックすることによりマ
イクロプログラムによる処理がここまで所望通りに動作
しているか否かを確認する。この確認処理が演むと、必
要に応じて再び次の停止すべきアドレスを指定して現在
の停止しているアドレス（またはその他の任意のアドレ
ス）からプログラムを再スタートできるようにしている
。このような機能は、デバッグを行う場合の有力な手段
となる。

上述した従来のマイクロプログラム制御装置は、例えば
あるレジスタの値がある範囲の値となるというような条
件下での特定ルーチンのデバッグを行う場合に、予め何
回目にその値になるかが分かつていれば特定のルーチン
のアドレス【停止可能である。しかしながら、一般にマ
イクロプログラムはラフ１−ウェア命令の順番あるいは
外部要因（入出力装置からのｖ１込み等）により複雑な
動作をするために予測が不可能であり、実際はそのよう
な条件での停止はできない。

そこで、従来のマイクロプログラム制御装置では、特定
ルーチン中にある１ノジスタの値がある範■の値になっ
たらユニークなアドレスに分岐（あるいはマイクロプロ
グラムを停止させるような命令実行）するようなデバッ
グ専用のルーチンを追加することにより同等の機能を実
現している。

しかし、以上はあくまでもマイクロブ［１グラム実行の
全てのタイミングで平等に行われるものＣはなく、最小
限必要と思われる箇所にその都度デバッグ専用ルーチン
を追加１゛る必要があるという欠点がある。

発明の目的 本発明の目的は、デバッグ専用ルーチンの追加を不要と
するとともにマイクロプログラムの実行の全てのタイミ
ングで平等にマイクロプログラムの停止が行えるマイク
ロプログラム制御装置を提供することである。

発明の構成 本発明によれば、υＩｔｌｌｌ記憶部から読出されたマ
イクロ命令を格納するマイクロ命令レジスタと、前記マ
イクロ命令に応じて実行υ１１１１を行うマイクロ命令
実行手段とを含む情報処理装置におけるマイクロプログ
ラム＆制御装置であって、前記マイクロ命令実行手段内
の所定レジスタの内容を内部バスへ導出するためのマイ
クロ命令を格納するバス出力命令レジスタと、前記マイ
クロ命令レジスタと前記バス出力命令レジスタとの一方
を交互に選択して前記マイクロ命令実行手段へマイクロ
命令を供給する選択手段と、前記内部バス上のデータと
予め定められた第１の値とを比較する第１の比較手段と
、前記内部バス上のデータと予め定められた第２の値と
を比較する第２の比較手段と、前記第１及び第２の比較
手段の両比較結果に応じて前記マイロ命令実行手段の実
行を停止１１．めるＩ制御手段とを有することを特徴と
するマイクロプログラム１ｌｌＩ　ｉｌｌ装置が得られ
る。

１１］ 次に本発明について図面を参照して説明する。

第１図ｔよ本発明の一実施例を示す１日ツク図である。

本実施例のマイクＤプログラムυ１６１１装置は、制御
記憶１．命令レジスタ２．バス出力命令レジスケ３１選
択回路４．実行ｕ制御部５．フリップフロップ（以下、
Ｆ／Ｆと略記する）６．比較データレジスタ７および８
．比較回路９および１０゜演紳回路１１．制御回路１２
およびアンドゲート１３を有している。

次に、このように構成された本実施例のマイクロプログ
ラム制ｔＩｌ装置の動作について説明する。

制御記憶１に格納されたマイクロプログラムは、命令レ
ジスタ２に読出され選択回路４で選択されて実行制御部
５に供給されることにより実行される。この場合、Ｆ／
Ｆ６は論理Ｍ　ＯＮとなってＪ３リ、選択回路４は命令
レジスタ２に格納されているマイクロ命令を選択してい
る。Ｆ／Ｆ６は第２図のタイムチャートに示す如く１ク
ロツクサイクル毎にすなわちマイクロ命令実行毎に値が
反転する機能を有する。したがって命令レジスタ２内の
マイクロ命令が実行υ）ｔ［！部５において実行された
後には、Ｆ／Ｆ６は論理″１ｎとなり、選択回路４はバ
ス出力命令レジスタ３の内容を選択して任意のレジスタ
の内容を内部バスへ出力するためのマイクロ命令が実行
制御部５に供給され実行されることになる。

さて、本実施例は三つの特有なデバッグ用モードを有し
ている。１ｉ１１１！１回路１２はコンソール（図示せ
ず）からの指定により比較回路９．比較回路１０および
演算回路１１を以下に示すように￥Ａｌｆｌする。

まず比較回路９は、ライン１０５を介してのバス出力デ
ータ（これをＢＬＪＳとする）と比較データレジスタ７
の内容（これをＤｌとする）とを比較し、この比較結末
に従って１″または“Ｏｎを出力するが、この結果の与
え方は１１ｔ［１回路１２からのυＪｉｌｔ信号１１２
により第３図に示すように変化する。すなわち、第１モ
ードではＢｔＪＳ−Ｄｌのときに論理レベル″１１１を
出力し、ＢＵＳ≠０１のときに“０゛′を出力する。ま
た、第２モードおよび第３モードでは、ＢＵＳ≧Ｄ１の
ときに論理レベル“１′″を出力し、ＢＬＩＳ＜ＤＩの
ときに“０”を出力する。

同様に比較回路１０は、ＢＵＳと比較データレジスタ８
の内容（これをＤｌとする）とを比較し、第１モードで
はＢｔＪＳ＝０２のときに論理レベル“１″を出力し、
ＢＵＳ＋Ｄ２のときに“０″を出力する。また、第２モ
ードおよび第３モードでは、Ｂｕｓ’；Ｄｌのときに論
理レベル１１１　ＩＩを出力し、Ｂｕｓ＞Ｄｌのときに
“０″′を出力する。

次に演算回路１１は、比較回路９の出力（これをＰとす
る）と比較回路１０の出力（これをＱとする）とを論理
合成してプログラム停止要因信号１１０を生成するが、
その論理合成の仕方は制御回路１２からの１ｌｌｌｔＩ
ｌ信号２１２により第３図に示すように変化覆る。すな
わら、第１モードではＰ　ｏｒＱ　。

第２モードではＰａｎｄＱおよび第３モードではＰｎａ
ｎｄＱが出力される。

以上により明らかなように、本実施例によると、コンソ
ールから第１モードが指定されるとＢｔＪＳ−［）１ま
たはＢｕｓ−Ｄｌの場合にプログラム停止要因信号１１
０が１”となる。同様に第２モードが指定されると、Ｄ
１≦ＢｔＪＳ≦Ｄ２の場合に、また第３モードが指定さ
れるとＢＵＳくＤｌまたはＢｕｓ＞Ｄｌの場合に夫々プ
ログラム停止要因信号１１０が“１″となる。

一方、命令レジスタ２は、Ｆ／Ｆ６が論理“１”の場合
に保持され、論理ｕ　Ｏｎの場合にのみυｌ′ｍ記憶１
からのマイクロ命令が格納される。

以上の動作を第２図に示すタイミングチャートを参照し
ながら説明すると、Ｆ／Ｆ６が論理″Ｏ″で命令レジス
タ２にマイクロ命令Ａが格納された状態では、実行１．
１１１１部５へはマイクロ命令へが供給されて実行され
る。その結果、命令レジスタ２には、次に実行すべきマ
イクロ命令Ｂがｌｂｌ　ｔｌｌ記憶１から読出されて格
納される。また、これ同時に、Ｆ／Ｆ６が論理“１パに
反転することにより、次に実行！ＩＪＩＩＩ部５はバス
出力命令レジスタ３に格納されていたマイクロ命令Ｚが
供給されて実行される。

以後、同様な動作が繰返されることによって、通常のマ
イクロプロクラムのＡ→Ｂ−＋Ｃという本来の実行の代
りに、それぞれのマイクロ命令の間にバス出力命令Ｚが
挿入されてＡ−＋Ｚ→Ｂ→Ｚ→Ｃのような実行が実現さ
れる。ただし、バス出力命令Ｚは任意レジスタをバス出
力するのみで一切のハードウェア状態は変えないことと
する。

以上の動作中、演算回路１１はコンソールから指定され
たモード下でバス出力を比較するが、さらにアンドゲー
ト１３によりＦ／Ｆ６とアンド処理されるために信号線
１１３にはバス出力命令Ｚによるバス出力が比較対家と
なって指定された比較条件を満足する場合にのみ論理“
１″が出力され、実行制御部５にマイクロプログラム停
止信号として供給される。

尚、バス出力命令レジスタ３．比較データレジスタ７お
よび比較データレジスタ８へは予めコンソール（図示せ
ず）から比較対象レジスタのバス出力を指示するマイク
ロ命°令および比較データが供給されて格納されるもの
とする。

１１立ｌユ 以上説明したように本発明によれば、マイクロプログラ
ムのそれぞれのマイクロ命令実行の間にハードウェア動
作として任意のレジスタが期待する値になったか否かを
チェックし期待値になった場合にマイクロブロクグラム
を停止することにより、従来のデバッグ専用ルーチンの
追加を不要とし、さらにマイクロプログラムの実行の全
てのタイミングで平等にマイクロプログラムの停止が行
える強力なデバッグ手段の提供が可能となり、デバッグ
の効率化が達成されるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
のブロックの動作を示すタイムチャート、第３図は第１
因のブロックにおけるプログラム停止モードと各回路の
出力関係を示す図である。 主要部分の符号の説明 １・・・・・・制御記憶部 ２・・・・・・命令レジスタ ３・・・・・・バス出力命令レジスタ ４・・・・・・選択回路 ５・・・・・・実行制御部 ７．８・・・・・・比較データレジスタ９．１０・・・
・・・比較回路 １１・・・・・・演算回路 １２・・・・・・制御回路

Claims (1)

【特許請求の範囲】
1. 制御記憶部から読出されたマイクロ命令を格納するマイ
   クロ命令レジスタと、前記マイクロ命令に応じて実行制
   御を行うマイクロ命令実行手段とを含む情報処理装置に
   おけるマイクロプログラム制御装置であって、前記マイ
   クロ命令実行手段内の所定レジスタの内容を内部バスへ
   導出するためのマイクロ命令を格納するバス出力命令レ
   ジスタと、前記マイクロ命令レジスタと前記バス出力命
   令レジスタとの一方を交互に選択して前記マイクロ命令
   実行手段へマイクロ命令を供給する選択手段と、前記内
   部バス上のデータと予め定められた第１の値とを比較す
   る第１の比較手段と、前記内部バス上のデータと予め定
   められた第２の値とを比較する第２の比較手段と、前記
   第１及び第２の比較手段の両比較結果に応じて前記マイ
   ロ命令実行手段の実行を停止せしめる制御手段とを有す
   ることを特徴とするマイクロプログラム制御装置。