JPH01276603A - 小型電子部品における電極被膜形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明は、チップ抵抗器等の小型電子部品の製造過程
において、チップ部品の素子部（チップ素体）を列設し
た基板片の側端縁面に電極被膜を塗布形成するための方
法に関するものである。

【従来の技術】

第５図はチップ抵抗器の一般的な製造プロセスを示して
おり、以下電極塗着を含む製造工程を説明する。まず、
セラミックス等の磁器シート状基材１（グリーンシート
と呼ばれるもの）の片面に、複数本の縦分割溝２と横分
割溝３とを格子状に刻設し焼成する。各区画の領域が一
個のチップ形成領域になる。次いで、各区画に抵抗体膜
を印刷形成した後、抵抗値調整、ガラス保護膜のコーテ
ィング等の工程を経て、縦分割溝２に沿って棒状の基板
片４にブレークする。さらに、この棒状基板片４の左右
両側縁面５に感電性ペースト６を塗布して電極被膜を形
成し、棒状基板片４を横分割溝３でチップ抵抗片単体７
にブレークする。チップに分割した後は電極の表面にニ
ッケルおよびスズの電気鍍金が施される。 以上の順序で製造されるが、前記の電極塗着の形成方法
には、従来、刷毛塗布やローラ塗布等によるものがある
。刷毛塗り方式は、塗布コントロールが若干歿しく自動
製造ラインに不向きである。 一方、ローラ塗布方式では、前述のように、チップ素体
が複数−列に連なった棒状基板片４をローラ面に当てる
だけで簡易かつ多量に処理できる利点がある。 ［発明が解決しようとする課題］ ところで、前記のローラ塗布において、ローラ幅で塗布
範囲が規制されるという機構上の特徴から生産性に関わ
る問題を生じている。この問題点を明らかにするために
、ローラ塗布工程の概略を第６図乃至第８図によって説
明する。図において、８は塗布ローラ、９はスクレーパ
付きの導電性ペースト槽を示し、前記棒状分割工程で分
割された棒状基板片４は両端で真空チャックノズル１０
により吸着されクランプ部１１に移される。クランプ部
１１によって支持された棒状基板片４は塗布ローラ８の
ペースト塗布面に押し付けられ、基板片の側端縁面に導
電性ペースト６が塗られる。 しかしながら、棒状基板片４の長手方向長さにバラツキ
があると、ローラ幅で規制される塗布範囲との関係で基
板片の側端縁面へのペースト塗布範囲が変動し、それに
伴い生産性低下が起きるという問題を生じていた。 棒状基板片４の長さがバラつくことの大きい要因は、焼
成時の熱収縮によるものである。チップ抵抗器等の製造
は磁器シート基材の製作から始まることは前述の通りで
あるが、縦横溝の設定後に約１５００℃の温度で焼成す
ることにより抵抗体印刷前の基板を得ている。そして、
この焼成時に基材全体の熱収縮が起きるため、焼成前の
溝形成のときより縮まる訳である。このような収縮およ
びそれに伴う収縮率のバラツキの発生は印刷工程等で位
置ズレを生じるため好ましくなく、実際は焼成後に収縮
度合いに対するスクリーニングを行って０．６％程度の
バラツキに抑えている。また、印刷の際にはこのバラツ
キを０．２％毎に分類して、それぞれに合わせたスクリ
ーンマスクを作成して調整している。このため、０．６
％程度のバラツキは、抵抗体の印刷時では比較的精密な
位置合せが可能であるので問題とならないが、ローラ塗
布ではこの誤差が大きく影響してくる。この影響は特に
１．２ｎａ幅の小さいものになってくると顕著である。 即ち、第８図に示すように、棒状基板片４はチップ部品
を例えば４０個程度連ねたものでその両端に真空吸着用
に２個分ぐらい非チップ部１２を設けている。非チップ
部１２はチップブレークの後、磁気選別処理により良品
と選別、除去される。１３はチップ部品の抵抗素子部形
成領域を示し、また１４はガラス保護膜であって、コー
ティング工程で、前記の寸法誤差のために抵抗−素子部
形成領域１３を越えてコーテイング材の−Ｓパ・、 皿程度寄与してくる。これは１個のチップ幅の約２６．
７％に相当するが、従来の塗布方法では、塗布ローラ８
の端部がダミーとして設けた非チップ部１２に対向し、
はみ出た基板片端面に余分のペースト塗布を行ってしま
う、このような不要な電極被膜形成は、基板片の長さに
応じた塗布ローラを用意すれば回避できるが、多種類の
塗布手段の管理は複雑を極めまた製造コストの上昇を余
儀なくされる。それで、実際上は、最大サイズの基板片
が供給されても抵抗素子部形成領域１３の全域が塗布さ
れるようにローラ幅を設定するにとどまっており、結局
、前記のようにローラ塗着における非チップ部１２への
不要な塗布が必ず生ずる結果となっていた。このためチ
ップ抵抗片単体にブレークしたとき、非チップ部１２が
良品に混ざり。 後工程で磁気選別処理を施して除去しようとしても、非
チップ部端面の一部には電極被膜が付いているため磁気
選別でふるい落とせず、良品の中に混入するという不具
合があった。また、この混入この発明は上記の問題点に
鑑みてなされたものであって、基材焼成時の熱収縮に関
係なく、棒状基板片に対し素子部形成領域のみに被膜形
成することができ、これによりチップ部と非チップ部と
を明確に区分して製造でき、しかも磁気選別を確実に行
える小型電子部品の電極被膜形成方法を提供することを
目的とする。

【１１１１題を解決するための手段】 この発明は、上記目的を達成するために、絶縁性素材を
シート状に形成し１部品単体のサイズに応じた区画をそ
のシートに縦横の分割溝によって刻設した後、焼成する
ことにより絶縁基材を形成し、ついで前記絶縁基材の各
区画に素子部を形成し、さらに、前記素子部を複数列設
した素子部形布面に当接させて電極被膜を形成するとい
った。 小型電子部品における電極被膜形成方法において、前記
絶縁基材の形成工程で、各列の前記素子部形成領域の両
端に隣接する基板端部における前記分割溝にその溝より
幅広の貫通部を穿設し、前記棒状基板片の分割工程の後
、基板片の前記素子部形成領域に隣接する長手方向端部
の幅がその形成領域の幅より狭くなるようにした。

【作　用１ この発明に係る電極被膜形成方法では、絶縁基材の焼成
前に、基板片の長手方向端部の非チップ部において分割
溝より幅広の貫通部を穿設し、焼成後基板片に分割する
ことにより基板片中央の素子部形成領域が両端の非チッ
プ部より幅広の状態を得る。そして、非チップ部を支持
し塗布ローラの電極材塗布面に基板片側端縁面を当接さ
せると。 素子部形成領域と非チップ部との間に段差を設けている
ため素子部形成領域のみがローラ面に接触し非チップ部
への塗着が防止される。 【実施例】 第１図は本発明を適用したチップ抵抗器の製造プロセス
を示す図である。この実施例においても。 前記の第５図で示した従来の製造工程と同様に。 まず、磁器シート状基材、つまりグリーンシート２０の
片面に、複数本の縦分割溝２１と横分割溝２２とを格子
状に刻設するが、このとき横分割溝２２の左右両端にそ
れぞれ位置する二つの横分割溝２３で区画される箇所の
縦分割溝に長孔２４を穿設し、その後焼成する。縦分割
溝２１と横分割溝２２はそれぞれ別工程で刻設されるが
、長孔２４は縦分割溝２１形成と同時にあるいはそれと
は別個の打ち抜き加工工程で形成してもよい。この長孔
２４より外側が非チップ部２６．２７となり。 また内側がチップ形成領域２９になる。長孔２４の大き
さはチップ１個分の幅程度である。 次いで、各チップの区画に抵抗体膜の印刷形成、抵抗値
トリミング、ガラス保護膜のコーティング等を経た後、
縦分割溝２１に沿って棒状基板片２５にブレークする。 棒状基板片２５は中央に複数のチップ部を列設したチッ
プ形成領域２９と、その両側に非チップ部２６．２７を
有し、非チップ部２６には、棒状ブレークの際長孔２４
により凹部２８が形成されており、非チップ部２６はチ
ップ形成領域２９より幅狭となっている。非チップ部２
６．２７は真空吸着およびクランプ支持に使用される。 次に基板片２５の左右両側縁面へのペースト塗布を行う
。第２図は前記第７図と同様のローラ塗布装置による塗
布処理を示す。第７図と同一部材には同じ符号を付けて
いる。クランプ部１１で基板片２５の両端を支持し、そ
の側端縁面を塗布ローラ８のペースト塗布面に当接させ
て導電性ペースト３１を付着させる。この電極被膜形成
の後、基板片２５をチップにブレークし、さらにその電
極上に電気鍍金によって外部電極を積層形成する。 なお、塗布ローラ８の幅りは、チップ形成領域２９の幅
Ωとの差（Ｌ−Ｑ）がチップ１個分の幅未満になるよう
設定されている。 上記のように、電極塗着においては、非チップ部２６が
チップ形成領域２９より幅狭となっているので、チップ
形成領域２９の幅Ｑがローラ幅りより狭くても、導電性
ペースト３１は非チップ部２６に及ぶことなくチップ形
成領域２９のみに付着する。従って、基材形成工程で棒
状基板片４の長さが焼成時の熱収縮によってバラついて
も、非チップ部２６への余分なペースト付着という事態
を回避することができる。さらにチップ形成領域２９の
みにペースト付着が行われるということは。 チップブレークをした後の磁気選別工程でチップ部品と
非チップ部品とに確実に選別できることになる。即ち、
第３図に示すように、電極被膜形成、チップブレークを
経てチップ部品に非チップ部品２６．２７が混在したも
のを、磁気ローラ３２に巻回された搬送ベルト３３に移
載すると、導電性ペースト３１が塗布されたチップ形成
領域２９から得た良品たるチップ部品３０は磁気ローラ
３２に吸引されながら周回して磁気吸引作用の途絶えた
ところで良品回収トレー３６に落下、収納される。３４
はベルトから良品を強制的に掻き落とすための振分部材
である。一方、非チップ部品２６゜２７にはペーストが
付着していないので、磁気ローラ３２の磁気吸引作用を
受けることなく、周回直後にベルトから離れて非チップ
部品回収トレー３５に落下し回収される。 なお１本発明における貫通部形成の別の態様として、第
４図に示すように、縦分割溝４１に沿って両端の横分割
溝４２から基材４０の端部まで切り欠いて貫通部４３を
形成してもよい。また、貫通部形状は、角形でもよく、
一つの頂点を縦分割溝に一致させれば分割容易になる。

【効　果】

以上のように１本発明によれば、素子部形成領域と非チ
ップ部とが段差により分離され、ローラ塗布のとき非チ
ップ部には電極材料が全く付着しないので、塗布後基板
片をチップサイズに分割しても、端面に電極材料が付着
したものだけがチップ部品となり、電極被膜有無に基づ
いた磁気選別によって、良品たるチップ部品と非チップ
部品とに確実に分離１選別することができ、これにより
絶縁基材の焼成時における熱収縮による寸法のバラツキ
があっても塗布ローラの幅を変更することなく非チップ
部品去を確実かつ容易に行え、生産効率の向上および製
品の信頼性向上を実現させることができる。

【図面の簡単な説明】

第１図は本発明を適用したチップ抵抗器の製造プロセス
の実施例を示す工程図、第２図は同実施例におけるロー
ラ塗布処理を説明するための平面図、第３図は同実施例
における磁気選別手段の側面図、第４図は本発明におけ
る貫通部形成の他の実施例を示す基材平面図、第５図は
従来のチップ抵抗器の製造プロセスを示す工程図、第６
図は第５図の製造プロセスにおけるローラ塗布工程を説
明するための平面図、第７図は棒状基板片に導電性ペー
ストをローラ塗布するためのローラ塗布装置の外観斜視
図、第８図は第５図の製造プロセスにおける不良塗布の
状態を示す棒状基板片と塗布ローラ間の部分平面図であ
る。 ８・・・・・・塗布ローラ、２０・・・・・・グリーン
シート、２１・・・・・・縦分割溝、２２・・・・・・
横分割溝、２４・・・・・・長孔（貫通部）、２５・・
・・・・棒状基板片、２６．２７・・・・・・非チップ
部、２９・・・・・・チップ形成領域。 第１図 第４図 第７図 第δ図

Claims (1)

【特許請求の範囲】
1. （１）絶縁性素材をシート状に形成し、部品単体のサイ
   ズに応じた区画をそのシートに縦横の分割溝によって刻
   設した後、焼成することにより絶縁基材を形成し、つい
   で前記絶縁基材の各区画に素子部を形成し、さらに、前
   記素子部を複数列設した素子部形成領域を含む棒状基板
   片に分割し、分割された棒状基板片の側端縁部を、塗布
   ローラの電極材料塗布面に当接させて電極被膜を形成す
   る、小型電子部品における電極被膜形成方法において、
   前記絶縁基材の形成工程で、各列の前記素子部形成領域
   の両端に隣接する基板端部における前記分割溝にその溝
   より幅広の貫通部を穿設し、前記棒状基板片の分割工程
   の後、基板片の前記素子部形成領域に隣接する長手方向
   端部の幅がその形成領域の幅より狭くなるようにした、
   小型電子部品における電極被膜形成方法。