JPH01277369A - 光ディスク装置のセクタマーク検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は光ディスクにおける各トラックに形成された複
数の各セクタの開始点を検出する光ディスク装置のセク
タマーク検出装置に関する。

［従来の技術］ 光学的記録再生装置においては円盤状記録媒体が広く用
いられる。

上記円盤状記録媒体（以下光ディスクと記す。）を用い
た記録再生装置（以下光ディスク装置と記す。）におい
ては、情報データは光ディスクの同心円状又はスパイラ
ル状のトラックに沿って記録される。この場合、各トラ
ックは、多数分割して形成したセクタがデータ処ＦＩ！
単位として用いられる。

即ち、光ディスクに情報を記録又は再生する場合、ラン
ダムアクセスとかり一ド／ライトの制御を行うに際し、
１記録単位としてその始点を示すマークを付けることが
行われ、この記録単位をセクタと呼び、またこのマーク
をセクタマークと呼ぶ。

上記セクタマークは上記制御のみならず、データのリー
ド及びライト時のタイミング制御を容易にし、周期信号
の検出をより≧１信頼化することにも有用である。

上記の如く、セクタマークはアクセス制御とかリード又
はライト時の信号検出に有効であるが、それだけにその
検出信頼度は十分高くなければならない。ところで、光
ディスクでは記録膜の欠陥とかノイズ等を十分小さくす
ることは難しく、ビット誤り率で１０−５〜１０−６程
度のエラーは許容し得るような装置を作る必要がある。

上記エラーのうち、ランダムエラーよりもバーストエラ
ーが特に問題となる。

記録データの信頼性は誤り訂正符号を付加することで面
上する。またバーストエラーに対しては、データを分散
して記録するインターリーブ手法により、バーストエラ
ーを分散させることが可能であり、相当良いバーストエ
ラーに対しても対処することができる。

しかしながら、セクタマーク検出にはこの手法を適用で
きず、従って何らかの高信頼化なしには実用に耐えない
ことになる。

上記問題点を解決するために、特ｎ昭５８−１６９３３
７号公報では、特殊なパターンをセクタマークパターン
としたセクタマークの検出手段を開示している。

また、セクタマークパターンは、トラック、セクタアド
レス等の情報を持つＩＤ部とともに、ディスクにプリフ
ォーマットされている。

このセクタマークは上記特り’ｍ１ｌ１１５８−１６９
３３７号に述べられているように、検出確度は非常に大
きいが、実際はディスクの汚損、ディスク成形時の傷、
トラッキングのずれ等により検出されない場合が往々に
して生じる。

これに対処するため、セクタマークは等周期で検出され
るべきことを利用して本来ならばセクタマークが検出す
べき１１間をタイマにより指示し、この期間の終りにな
ってもセクタマークが検出されなかった場合に擬似セク
タマーク信号を発生して、これを本来のセクタマーク信
号の代りに使用する方法が特開昭６０−２０１５７３号
に開示されている。

［発明が解決しようとする問題点］ 上記特開昭６０−２０１５７３月に開示された方式では
セクタマーク読取信号が発生しないことが検出されてか
ら、擬似セクタマーク信号が発生するようになっている
ので、どうしても擬似セクタマーク信号は本来セクタマ
ーク読取信号が発生すべきタイミングから遅れて発生せ
ざるを得ない構成である。

上記タイミングがずれると、本来のセクタマークの読取
に対する信頼性が低下してしまうという欠点が生じる。

本発明は上述した点にか／ｖがみてなされたもので、擬
似セクタマーク信号の発生のタイミングが遅れることな
く、正確なタイミングで発生することのできる光ディス
ク装置のセクタマーク検出装置を提供することを目的と
する。

［問題点を解決Ｊる手段及び作用］ 本発明では光ディスクの先頭部分に形成されたセクタマ
ークエリア′から検出されるセクタマーク信号の間隔を
計測する計測手段と、この計測手段の計測出力に基づい
てセクタ毎に擬似セクタマーク信号を発生する擬似セク
タマーク信号発生手段と、前記セクタマーク信号が発生
しないセクタでは前記擬似セクタマーク信号に基づき、
タイミング信号を発生し、且つ上記セクタマーク信号が
発生したセクタでは上記セクタマーク信号に基づいてタ
イミング信号を発生する合成セクタマーク信号発生手段
と、を設けることにより、セクタマークが検出されない
場合でも擬似セクタマーク信号をセクタマーク信ｑが発
生すると予測されるタイミングで発生させ、信頼性の高
い記録再生装置を実現できる。

［実施例］ 以下、図面を参照して本発明を具体的に説明する。

第１図ないし第７図は本発明の１実施例に係り、第１図
は１実施例のセクタマーク検出装置の構成を示すブロッ
ク図、第２図はリセットパルス発生回路の具体的構成を
示す回路図、第３図はラップ−信号発生回路の具体的構
成を示す回路図、第４図はロード信号発生回路の具体的
構成を示す回路図、第５図は動作説明用タイミングチャ
−ト図、第６図は第１．第２．第３カウンタの計数動作
領域を示１説明図、第７図はセクタマーク信号と灰るタ
イミングで擬似セクタマーク信号を発生した場合におけ
るリセットパルスが発生されるタイミングを示すタイミ
ングチャート図である。

第１図に示すようにセクタマーク検出装置１は、光ディ
スクからの再生信号により、セクタマーク信号ａを検出
するセクタマーク検出回路２と、このセクタマーク信号
ａが入力され、擬似セクタマーク信号りを発生する擬似
セクタマーク信号発生回路３と、セクタマーク信号ａ及
び擬似セクタマーク信号りが入りされ、セクタマーク信
号ａを優先してリセットパルスｂを出力するりヒツトパ
ルス発生回路４と、このリセットパルスｂがリセット端
子に印加され、このリセットパルスｂの印加後にカウン
ト動作を行う第１カウンタ５と、このカウンタ５の出力
端に接続され、設定値に達した場合、それぞれ合成セク
タマーク信号Ｃを出力する第１デコーダ６と、タイミン
グ信号ｄを出力りる第２デコーダ７とから構成される。

上記セクタマーク検出回路２から出力されるセクタマー
ク信号ａは、リセットパルス発生回路４と、擬似セクタ
マーク信り発生回路３を形成１６ラツチ信号発生回路１
１に入力される。このリセットパルス発生回路４は、第
５図すに示すようにセクタマークａの立上がりでリセッ
ト信号すを出力】ると共に、セクタマーク信号ａが出力
さ°れない場合には擬似セクタマーク信号りでリセット
信号すを出力する。

しかして、このリセットパルスｂの印加後に第１カウン
タ５は、クロック入力端に印加される１「りＯツクを計
数する。このカウンタ５の出力端に接続された第１デコ
ーダ６は、比較的小さい計数値（デコーダ設定値）に達
した場合、合成セクタマーク信号Ｃを出力する。この様
子を第、５図Ｃに示す。

一方、上記カウンタ５の出力端に接続された第２デコー
ダ７は、比較的大きなデコーダ設定値に設定し、である
。即ち、第５図において、セクタマーク１９７８Ｍ％識
別エリアＩＤ、ギ１シップエリアＧＡＰ、データエリア
ＤＡＴＡ、バッファエリアＢＬＪＦからなる各セクタに
おいて、カウンタ５がリセットパルスｂでクリアされた
後、１ＦりＯツクを計数し始めてからデータエリアの終
端付近ないしはバッファエリアに達する付近において、
このカウンタ５の計数、値がこのデコーダ設定値に達す
るように設定しである。

従って、このデコーダ設定値に達すると、第２デコーダ
７は第５図ｄに示すタイミング信号ｄを出力し、擬似セ
クタマーク発生回路３を形成する第１ラツチ１２に入力
する。この擬似セクタマーク発生回路３は、このタイミ
ング信号ｄにより動作を開示する。

上記第１ラツヂ１２は、上記タイミング信号ｄにより、
第５図ｅに示すようにＨ”のラッチ出力ｅを出力し、こ
のラッチ出力ｅは第２カウンタ１３及び第３カウンタ１
４のリセット端に印加され、それまで“し”にされてリ
セットされていた計数動作を開始させる。

上記第２．第３カウンタ１３．１４は第６図に示すよう
に、データエリアの終端付近から次のセクタマークエリ
アを挟んでＩＤ部の先端部付近ままでの間でカウント動
作を行うためのものである。

これら両カウンタ１３．１４は１Ｆり０ツクを計数する
。尚、第６図に示すように第１カウンタは、セクタマー
クエリアの終端から上記第２．第３カウンタ１３，１４
を開始させるまでの所定の時間（第２デコーダ７のデコ
ーダ設定値）を計測するためのもので、第２．第３カウ
ンタ１３．１４の開始時刻をカバーするようにしである
。

上記データエリアの終端部付近からＷａ始した第２カウ
ンタ１３の計数値はその出力端に接続された第２ラツチ
１５に入力される。この第２ラツヂ１５は、上記ラッチ
信号発生回路１１がら出力されるラッチ信号ｆにより、
上記第２ノｊウンタ１３の計数値をラッチする。このラ
ッチ信号ｆは第５図ｆに示すようにセクタマーク信号ｄ
が検出されたタイミングで出力される。尚、このラッチ
信号ｆは、単にセクタマーク信号ａが検出された時でな
く、この前のセクタにおいてもセクタマーク信号ａが検
出されていることを条何として出力するように描成しで
ある。このラッチ信号ｆを出力するラッチ信号発生回路
１１には、セクタマーク信号ａと、第１ラツチ１２のラ
ッチ出力ｅ及びロード信号発生回路１６のロード信号Ｑ
が入力される。

このロード信号発生回路１６には、第１ラツチ１２のラ
ッチ出力ｅが入力されると共に、第２カウンタ１３のキ
ャリ出力がリセット信号として入力される。しかして、
このロード信号発生回路１６は、第３カウンタ１４に第
２ラツチ１５でラッチされたセクタマーク間隔をロード
するロード信号Ｑを出力する。このロード信号Ｑは、第
５図０に示すようにデータエリアの終端部付近において
、セクタ毎に発生ずる。尚、ロード信号発生回路１６に
は、２Ｆり０ツクが入力される。

上記第２カウンタ１３のキ１／り出力は、第１ラツチ１
２及びロード信号発生回路１６をリセットする。

ところで、上記第３カウンタ１４は、ダウンカウンタで
あり、０−ド信号ｑの印加により、第２ラツヂ１５のこ
１数値をプリセット値として取込んだ後、ダウンカウン
トしていき、この第３カウンタ１°４の出力端に接続さ
れた第３デコーダ１７からセクタマーク信号ａと同じタ
イミングで第５図りに示１擬似セクタマーク信号りを出
力する。この第３デコーダ１７は、バッファエリアのタ
イミング′Ｃら出力ｉを出力し、リセットパルス発生回
路４をリヒットする。

次に、リセットパルス発生回路４の構成を第２図を用い
て説明する。

セクタマーク信号ａが第１Ｄフリツプフロツプ（以下、
Ｄ−ＦＦと記す。）２１のデータ入力端りに印加され、
２Ｆクロツクの立上がりで取込まれ、出力１８　Ｑから
出力される。このＱ出力は第２Ｄ−ＦＦ２２のデータ入
力端りに印加され、インバータ２３で反転された２Ｆク
ロツクにて出力端◇からプント回路２４に上記第１のＤ
−ＦＦ２１のＱ出力と共に入力される。

上記ナンド回路２４の出力は、セクタマーク信号ａの立
上がりに対応したタイミングパルスとなり、オア回路２
５を介して第３のＤ−ＦＦ２６のリセット端子に印加さ
れる。

上記リセット端子には第３デコーダ１７の出力１及び１
ｔ２ｆ全体の１諒をオンした時に発生されるリセット信
号Ｒ８Ｔがオア回路２７及び上記オア回路２５を介して
印加される。上記第３デコーダ１７の出力ｉはセクタマ
ークエリアの直前のバッファエリアで生じるので、Ｄ−
ＦＦ２６のＱ出力すはバッフ７エリアでまず第７図に示
すように“し”になり、第３Ｏ−ＦＦ２６へのリセット
信号となるナンド回路２４の出力が“Ｈ″に戻った後、
・２「クロックの立上がりで“Ｈ″になる。

上記オア回路２７の出力は、第１．第２Ｄ−ＦＦ２１．
２２のリセット端子に印加され、Ｑ、◇出力をリセット
する。

ところで、この実施例ではセクタマーク信号ａの発生の
有無にかかわらず、擬似セクタマーク信号りはセクタ毎
に発生する。尚、この擬似セクタマーク信号りはセクタ
マーク信号ａと同じ位置で発生するようｔｓｍされる。

そこで、セクタマーク信号ａと擬似セクタマーク信＠ｈ
が同一タイミングで発生する場合は擬似セクタマーク信
号り及びセクタマーク信号ａのいずれでリセット信号を
発生させても良いが、・これら両信号ａ、ｈのタイミン
グがずれた場合にも正しい動作を行えるようにセクタマ
ーク信号ａを優先してリセット信号すを生成する構成に
している。このため、第３デコーダ１７の擬似セクタマ
ーク信号ｈ１第２Ｄ−ＦＦ２１の◇出力及び第３Ｄ−Ｆ
Ｆ２６のＱ出力をオア回路２８を経て、この第３Ｄ−Ｆ
Ｆ２６のデータ入力端に印加している。

例えば第７図（Ａ）に示すように、セクタマーク信号ａ
に比べ擬似セクタマーク信号りが遅れた場合、先行する
セクタマーク信号ａによりＤ−ＦＦ２６のＱ出力すが一
旦“Ｈ”になると、この“Ｈ”の信号はオア回路２８を
経て再びＤ−ＦＦ２６のデータ入力端りに入力され、Ｑ
出力すの“ト１”レベルを維持し、この後擬似セクタマ
ーク信＠ｈが“１］”になってもＱ出力すには全く変化
を及ぼすことなく、セクタマーク信号ａを優先してリセ
ット信号すを生成する。

また、第７図（Ｂ）に示１ように擬似セクタマーク信号
りが先行する場合、擬似セクタマーク信号りにより一旦
Ｄ−Ｆｒ２６のＱ出力は“Ｈｅ＋に転移し、第１カウン
タ５のカウント動作が開始するが、セクタマーク信号ａ
の入力に伴ってＱ出力すを再度“し”に転移し、第１カ
ウンタ５のカウント値をリセットさせることがて゛きる
。

このように、リセットパルス発生回路４はセクタマーク
信号ａを優先して、第１カウンタ５へのリセットパルス
ｂを発生する。

また、セクタマーク信号ａが検出されない場合（例えば
第５図で５ｅｃｔｏｒ　Ｎ＋３＞は擬似セクタマーク信
号りのみが発生し、この信号りのタイミングで第１カウ
ンタ５をリセットさせ、カウント動作を開始させる。こ
の場合でも擬似セクタマーク信号りの発生のタイミング
は、セクタマーク信号ａが本来発生するタイミングを計
測することで決定しているので、正確な時刻に合成セク
タマーク信号Ｃを生成する。

次に、第３図に示すラッチ信号発生回路１１の構成を説
明する。

セクタマーク信号ａ及び第１ラツチ１２の出力ｅは、ア
ンド回路３１を経てＤ−ＦＦ３２にクロックとして入力
され、データ入力端りに印加される“Ｈ”を出力ＩＱか
ら出力する。このＤ−ＦＦ３２のリセット端子にはロー
ド信号Ｑが印加される。従って、上記Ｄ−ＦＦ３２のク
ロック入力端にクロックが印加されると、Ｑ出力は“Ｈ
″となり、一方第５図の５ｅｃｔｏｒ　Ｎ＋３のように
セクタマーク信号ａが出力されない場合、このクロック
入力端へのクロックが印加されないため、Ｄ−ＦＦ３２
のＱ出力ｊは“Ｌ″レベルままになる。その他のセクタ
では“）」”レベルの信号が発生する。

このＱ出力ｊは、ラッチ出力ｅをクロックとする次段の
Ｄ−ＦＦ３３のデータ人力ＥＤに印加される。このＤ−
ＦＦ３３のＱ出力には直前のセクタで、セクタマーク信
号ａが検出された場合１１　ＨＩＩレベルを出力する。

しかして、このＤ−ＦＦ３３のＱ出力と、上記アンド回
路３１の出力とをアンド回路３４を通したラッチ信号ｆ
は、２つｌｎ統したセクタマーク信号ａが検出された場
合にのみ゛Ｈ”レベルの信号を出力する。この“［１″
レベルの信号、つまりアンド回路３４から出力されるラ
ッチ信号ｆとして、セクタマーク信号ａが２つ連続して
検出された場合にのみ出力するという条件を課したのは
、セクタマーク信号ａが検出されず、擬似セクタマーク
信＠ｈを用いて時間管理する場合の値は確実なものでな
いという考えに基づいている。このようにすることによ
り、より信頼性の高い合成セクタマーク信号Ｃを生成で
きる。

第４図は第１ラツチ及びロード信号発生回路１６の構成
を示す。

第１ラツチ１２はＤ−ＦＦ１２ａで構成され、データ入
力端りに印加されるトじし、ベルの電圧をクロック入力
端に印加される第２カウンタ１３のキャリパルスでラッ
チし、ラッチ出力ｅをＤ−ＦＦ４１のデータ入力端りに
印加している。このＤ−ＦＦ４１のＱ出力は次段のＤ−
ＦＦ４２のデータ入力端りに印加されると共に、Ｄ−Ｆ
Ｆ４２のＱ出りと共にナンド回路４３を通してロード信
号ｑが生成される。

又、第２カウンタ１３のキャリパルスはＤ−ＦＦ４４の
データ入力端りに印加され、２ＦりＯツクにより出）Ｊ
端Ｑからオア回路４５に出力される。

このオア回路４５には電源オン時に発生するリセット信
号Ｒ３Ｔも入力され、このオア回路４５の出力はＤ−Ｆ
Ｆ１２ａ、４１．４２のリセット端子に印加される。

上記Ｄ−ＦＦ４１．４２．ｔン’ｒ’回ｖ！１４３（７
）構成は第３図に示すラッチ信号発生回路１１の構成と
殆んど同一である。

従って、第１ラツチ１２のラッチ出力ｅを入力として、
データエリアの終端部付近でセクタ毎に発生するロード
信号ｑを出力する。

上記ロード信号ｑが第３カウンタのロード端子に印加さ
れることにより、第２ラツチ１５にラッチされたデータ
エリアの終端部付近から次のセクタマーク信号ａの位置
にて擬似セクタマーク信号りをリセットパルス発生回路
４に出力Ｊるようにしである。

この１実施例では、セクタマーク検出回路２により、セ
クタマークエリアに記録されたセクタマーク信号コード
を再生してセクタマーク信号ａを出力すると共に、擬似
セクタマーク検出回路３により、前記セクタマーク信号
ａが検出されると予測されるタイミングにて擬似セクタ
マーク信号りを発生させ、これらセクタマーク化＠ａ及
び擬似セクタマーク信号りに基づいて、セクタマーク信
号ａを優先する合成セクタマーク信号Ｃを生成するよう
にしているので、この合成セクタマーク信号Ｃを用いる
ことにより信頼性の高いランダムアクセス等の制御、ラ
イト／リードの制御を行うことができる。なお、第５図
において、電源オンにより最初の２つのリセット信号り
はデフルルトする。

尚、上記実施例ではセクタマーク信号ａと擬似セクタマ
ーク信号とをセクタマーク信号ａを優先して合成セクタ
マーク信号Ｃを生成しているが、用途によっては優先を
行わない実施例を適用できる場合もあり得る。

又、本発明は光学式の記録／再生装置に限らず、磁気ヘ
ッドを用いた装置にも適用できる。

［発明の効果］ 以上述べたように本発明によれば、擬似セクタマーク信
号をセクタマーク信号と同じタイミングで発生させる手
段を形成しであるので、セクタマーク信号が検出されな
い場合でも、正確なタイミングの擬似セクタマーク信号
を得ることができる。

【図面の簡単な説明】 第１図ないし第７図は本発明の１実施例に係り、第１図
は１実施例のセクタマーク検出装置の構成を示すブロッ
ク図、第２図はリセットパルス発生回路の具体的構成を
示す回路図、第３図はラッチ信号発生回路の具体的構成
を示を回路図、第４図はロード信号発生回路の具体的構
成を示１回路図、第５図は動作説明用タイミングチャー
ト図、第６図は第１．第２．第３カウンタの計数動作領
域を示す説明図、第７図はセクタマーク化ｑと異るタイ
ミングで擬似セクタマーク信号を発生した場合における
リセットパルスが発生されるタイミングを示すタイミン
グチャート図である。 １・・・セクタマーク検出装置 ２・・・セクタマーク検出回路 ３・・・擬似セクタマーク信号発生回路４・・・リセッ
トパルス発生回路 ５・・・第１カウンタ　　　６，７・・・デコーダ１１
・・・ラッチ信号発生回路 １３・・・第２カウンタ　　１４・・・第３カウンタ１
６・・・０−ド信号発生Ｕ路 第２図 第３図 第１図 第４図 第６図

Claims (1)

1. 【特許請求の範囲】 光ディスク上の各セクタの先頭に記録されたセクタマー
   クエリアから検出されたセクタマーク信号の間隔を計測
   する手段と、 この計測する手段の計測出力に基づいてセクタ毎に擬似
   セクタマーク信号を発生する手段と、上記セクタマーク
   信号が発生しないセクタでは上記擬似セクタマーク信号
   に基づいてタイミング信号を発生し、上記セクタマーク
   信号が発生したセクタでは上記セクタマーク信号に基づ
   いてタイミング信号を発生する合成セクタマーク信号発
   生手段と、 を備えたことを特徴とする光ディスク装置のセクタマー
   ク検出装置。