JPH01280923A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体集積回路装置に関し、特に半導体集積回
路装置の機能を指定するための信号を発生する回路構成
に関する。

［従来の技術］ 近年の電子技術の進歩に伴って種々の機能が半導体集積
回路で実現されるようになってきている。

生産性の向上の観点からは、同一のチップ設計で集積回
路をチップ上に形成し、各機能の切換え（または設定）
は、マスクスライス方式による配線の設定や、ワイヤボ
ンディング時にチップ上のパッドとパッケージのピン端
子との接続の切換えで行ない、所望の機能を備えた半導
体集積回路装置を実現する手法が望ましい。上述のよう
な切換方式で多くの機能が達成されるならば、従来各機
能ごとに行なっていた回路設計を複数種類同時に行なう
ことができ、設計効率向上の観点からも望ましい。そこ
で切換方式で多機能を実現する努力が払われている。こ
こで、マスクスライス方式は、チップ上にトランジスタ
および共通の配線部分を予め形成しておき、次に各機能
ごとに異なる配線部分のみを異なるマスクを用いて形成
する手法である。ボンディングワイヤ方式は、チップ上
の回路構成を同一にしておき、チップ実装時に行なわれ
るワイヤボンディング時にチップ上のパッドとパッケー
ジのピン端子との接続を各機能ごとに切換える手法であ
る。

特に最近、ダイナミックＲＡＭ　（ランダム・アクセス
・メモリ）やスタティックＲＡＭなどにおいては微小に
異なった機能を要求されることが多いため、マスクスラ
イス方式やワイヤボンディング切換方式により各機能を
実現する手法が頻繁に行なわれるようになってきており
、これにより製品開発の効率化が図られるようになって
きている。

このようなワイヤボンディング切換方式により機能切換
えを実現する半導体集積回路の構成の一例を第１１図に
示す。第１１図においては一例としてＲＡＭなどのメモ
リデバイスが示される。第１１図を参照して、半導体チ
ップ１周辺に、装置外部との信号の入出力および電源電
位の供給を行なうための接続端子となるパッド３ａ、３
ｂ、３ｃ、３ｄ、３ｅが設けられる。パッド３ａはボン
ディングワイヤ５を介してパッケージのリード４に接続
される。半導体メモリの機能を設定するためのパッド３
ｃは機能指示信号発生回路６に接続され、この機能指示
信号発生回路６からの機能指示信号がメモリ部７へ与え
られる。すなわち、パッド３ｃがリード端子４に接続さ
れたときと接続されないときとに応じて機能指示信号発
生回路６はそれぞれ所定レベルの信号を発生し、これよ
りメモリ７の機能を設定し、所望の機能を実現する構成
となっている。また第１１図に示される構成において、
通常チップのバッド配置において、たとえばパッド３ａ
が動作電源電位を供給するための接続部を構成する場合
、たとえば接地電位である電位Ｖｓｓを供給するための
パッド３ｂは、このパッド３ａと対向する位置に設けら
れるのが一般的である。

上述のようなワイヤボンディング時におけるパッドのボ
ンディング切換えにより機能指示信号を発生する具体的
構成例を第１２図に示す。第１２図に示される構成にお
いてはパッドのボンディングの切換によりページモード
とニブルモードのいずれかを備えるＤＲＡＭを実現する
手法が示される。

第１２図を参照して、ダイナミックＲＡＭにおける行ア
ドレスの取込みやデコードなどの行選択系の動作タイミ
ングを発生する経路として、外部から与えられる信号Ｅ
ｘｔ、ＲＡＳを受けるパッド１０と、パッド１０から与
えられた信号Ｅｘｔ。

ＲＡＳを受けて内部タイミング信号ＩＮＴ、ＲＡＳを発
生するバッファ１３とが設けられる。

ダイナミックＲＡＭにおける列アドレスを取込むタイミ
ングや列をデコードするタイミングなどの列選択系の動
作を制御するための信号を発生する経路として、外部か
ら与えられるＥｘｔ、ＣＡ「信号を受けるパッド１１と
、パッド１１に接続されバッド外部のＥｘｔ、ＣＡＳを
受けて内部タイミング信号ＩＮＴ、ＣＡＳを発生するバ
ッファ１４とが設けられる。

ダイナミックＲＡＭの動作モードを設定するための経路
として、機能設定用に設けられたパッド１２と、パッド
１２の電位に応じたレベルのモード指定信号を発生する
モード指定信号発生回路１６と、バッファ１４からの内
部信号ＩＮＴ、ＣＡＳに応答して活性化され、モード指
定信号発生回路１６からの信号レベルに応答してニブル
イネーブル信号を発生するバッファ１５とが設けられる
。

第１２図に示される構成においては、ベージ／ニブル設
定用バッド１２が電源電位に接続されている場合にペー
ジモードを設定するための信号を発生し、このパッド１
２がどこにも接続されていないオーブン状態の場合にニ
ブルイネーブル信号を発生し、ダイナミックＲＡＭにニ
ブル機能を与える構成となっている。上述のようにパッ
ド１２における接続の有無によるページモードとニブル
モードの機能の切換えを実現することによりダイナミッ
クＲＡＭの内部回路の構成は同一でよく、これにより回
路設計および生産性の向上が図られている。

第１３図は第１２図に示されるモード指定信号発生回路
の具体的構成例を示す図である。第１３図に示される構
成においては機能指定用パッド２１と電源電位Ｖｃｃと
の接続の有無により機能設定を行なう構成が示される。

第１３図を参照してモード指定信号発生回路は、モード
指定用パッド２０に接続される入力信号線３０上の電位
を設定し保持するｎチャネルＭＯＳ　（絶縁ゲート）ト
ランジスタＱ１と、入力信号線３０上の信号電位を反転
して出力する、トランジスタＱ２．ＱＢ、Ｑ４からなる
インバータから構成される。

トランジスタＱ１はその一方導通端子が入力信号線３０
に接続され、そのゲートが電源電位ＶｃＣ供給線３１に
接続され、その他方導通端子がたとえば接地電位である
電位Ｖｓｓに接続される。

インバータは、その一方導通端子が電源線３１に接続さ
れ、そのゲートが電位Ｖｓｓに結合されるｐチャネルＭ
ＯＳトランジスタＱ２と、トランジスタＱ２の他方導通
端子にその一方導通端子が接続され、そのゲートが入力
信号線３ｏに接続されるｐチャネルＭＯＳトランジスタ
ロ３と、その一方導通端子がトランジスタＱ３の他方導
通端子に接続され、このゲートが入力信号線３ｏに接続
され、その他方導通端子が電位ＶＳＳに結合されるｎチ
ャネルＭＯＳトランジスタＱ４とから構成される。モー
ド指定信号φはトランジスタＱ３゜Ｑ４の接続点から出
力される。電源線３１は、電源パッド２１に接続される
。パッド２１はボンディングワイヤ２３を介して電源供
給端子２６に接続される。端子２６はパッケージのリー
ド端子に対応し、電源電位ＶＣＣを供給する端子である
。

まずパッド２０がオーブン状態の場合の動作についてパ
ッドオープン時の動作波形図である第１４図を参照して
説明する。システム電源を投入すると、電源電位Ｖｃｃ
が供給される電源線３１上の電位が立上がる。これに応
答してｎチャネルＭＯＳトランジスタＱ１がオン状態と
なり入力信号線３０上の電位が電位Ｖｓｓに設定されが
っ保持される。トランジスタＱ２〜Ｑ４からなるインバ
ータ部は入力信号線３０上の“Ｌ″レベルＶｓＳレベル
）の信号を反転して出力する。したがって、電源電位Ｖ
ＣＣが投入されてがらインバータ部における遅延時間を
経た後に立上がるモード指定信号φが与えられる。この
信号φの“Ｈ”レベルに応じてたとえばダイナミックＲ
ＡＭの動作モードが設定される。

次にパッド２０が第１３図に破線で示すように電源端子
２６と接続された場合の動作についてパッドが接続され
た状態の動作波形図である第１５図を参照して説明する
。電源電位ＶＣＣが投入されると電源線３１および入力
信号線３０上の電位が立上がる。この電源投入に応じて
入力信号線３０がＶＣＣレベルにまで充電されると、イ
ンバータからの出力信号φは″Ｌ″レベルの電位に固定
される。ここで、入力信号線３０がＶｃｃレベルに充電
されるのは電源端子２６からの電源電位供給能力がトラ
ンジスタＱ１の放電能力よりはるかに大きいからである
。この構成において、パッド２０と電源端子２６とが接
続されている場合、端子２６の電源Ｖｃｃ−ボンディン
グワイヤーパッド２〇−入力信号線３０−トランジスタ
ロ１−電位Ｖｓｓの経路で電流が流れることになる。こ
の電流を抑制するためにトランジスタＱ１としてインピ
ーダンスが高い（すなわちオン抵抗の高い）できるだけ
トランジスタ長（ゲート長）を長くしたトランジスタが
用いられる。

上述のように機能を切換えるための専用のパッドを設け
、このパッドをオーブン状態にするが電源電位Ｖｃｃに
ワイヤリングすることにより機能切換出力信号レベルを
′Ｈ“または“Ｌ″に固定し、これによりチップ内部の
制御信号発生回路の発生信号レベルをコントロールし機
能の切換えを行なうことができる。

［発明が解決しようとする課題］ 上述のように、パッド２０における接続の有無により所
望の機能を実現するための機能指定信号φを発生するこ
とができ′る。しかしながら、第１３図に示されるよう
なモード指定信号発生回路を用いた場合、信号φを“Ｌ
”レベルに設定するためパッド２０を電源電位Ｖｃｃに
結合させる必要がある。この場合、トランジスタＱ１を
介して電源電位Ｖｃｃからたとえば接地電位である電位
Ｖｓｓへ至る直流電流通路が存在することになる。

この電流値をできるだけ小さくするためにトランジスタ
Ｑ１のインピーダンスはできるだけ高く設定されている
ものの、このトランジスタＱ１を流れる電流は存在する
ため、超低スタンバイ電流のダイナミックＲＡＭや他の
機能デバイスを実現しようとした場合、この通路におけ
る消費電流か原因となって超低スタンバイ電流装置を実
現することができなくなるという問題がある。

また、第１７図に示すように、１３図および第１６図に
示す構成と極性の異なる機能指定信号を出力する場合も
ある。第１７図に示される構成においては、機能指定用
のパッド２０と接地電位Ｖｓｓとの接続の有無により制
御信号φを出力するものであり、この信号φの極性はち
ょうど第１３図に示されるものと逆になっている。すな
わち、第１７図に示される構成においては、電源電位■
ｃｃ供給線３１と入力信号線３０との間にｐチャネルＭ
ＯＳ）ランジスタＱ５を設け、このトランジスタＱ５の
ゲートを接地電位Ｖｓｓに接続するものである。この場
合、機能指定用パッド２０がオーブン状態の場合におい
てはオン状態のトランジスタＱ５を介して電源線３１か
ら入力信号線３０が充電され“Ｈ″のレベルとなる。こ
れによりインバータ出力である信号φレベルは“Ｌ”と
なる（第１８図の破線の１ノベル）。一方、パッド２０
が接地電位端子Ｖｓｓ２５に接続された場合、入力信号
線３０の電位はパッド２０から接地端子２５を介して放
電されるため“Ｌ”レベルとなる。

応じてインバータ出力は“Ｈ”となる（第１８図実線）
。この場合においてもパッド２０におけるワイヤリング
の有無により制御信号７も信号レベルがかわり、この構
成により機能切換えを行なうことが可能となる。しかし
ながら、この第１７図に示される構成においてもパッド
２０が接地端子２５に接続された場合、電源線３１から
トランジスタＱ５、入力信号線３０、パッド２０および
接地端子２５を介して直流電流が流れる通路が存在する
ため、パッド接続時にこの経路を介して電流が流れるこ
とになる。この流れる電流値をできるだけ小さくするた
めに第１３図に示される構成と同様にトランジスタＱ５
のインピーダンスを高くするためにトランジスタ基（ゲ
ート長）をできるだけ長くすることが行なわれるものの
、やはり完全に電流を遮断することはできず直流電流が
流れることになる。

上述のように従来のワイヤボンディングによる機能切換
方式においてはパッドを電源端子または接地端子に接続
した場合、入力信号線電位を設定し保持するためのトラ
ンジスタを介して電源電位Ｖｃｃから接地電位Ｖｓｓへ
至る直流電流経路が存在するため、超低スタンバイ電流
のダイナミックＲＡＭや他の機能デバイスを実現するこ
とが難しくなる問題がある。

上述のようなパッド接続時における電流値をできるだけ
小さくするために、トランジスタＱ１またはＱ５のトラ
ンジスタ基（ゲート長）を長くする手法はあるものの、
その場合トランジスタの占有面積が大きくなる欠点があ
るとともに、このような方式では、そのトランジスタを
介して流れる直流電流を１０μＡ以下の超低スタンバイ
電流に抑制することができない。

またトランジスタＱ１はパッド２０がオーブン状態のと
き入力信号線３０を安定な接地電位に保持する機能を有
するため、パッド接続時における直流電流成分を遮断す
るためにＭＯＳ）ランジスタＱ１を省略することはでき
ない。同様にトランジスタＱ５に対しても、パッド２０
のオープン状態時に入力信号線を安定な電源電位Ｖｃｃ
レベルに保持する機能を有するため、回路７７．７成上
除去することはできない。

さらに、通常の半導体装置において鵠、電源電位Ｖｃｃ
端子と接地電位Ｖｓｓ端子とは、たとえば第１１図に示
される構成においてパッド３ａと３ｂとのように、互い
に対向する位置に設けられており、かつ機能指定用パッ
ドはいずれかのパッドのそばに設ける必要がある（ワイ
ヤボンディングの容易性のため）。したがって、パッド
２０を電源電位Ｖｃｃ端子に接続するか接地端子Ｖｓｓ
端子に接続することによりトランジスタＱ１またはＱ５
を除去する構成をとることはできない。

上述のように従来のワイヤボンディング切換方式等にお
いて入力信号線の電源電位または接地電位との接続の有
無により内部動作モード指示信号を発生する構成におい
ては、パッドの接続時１ζおいて直流電流通路が存在し
低消費電流を実現することができなくなるという問題が
あった。

それゆえこの発明の目的は上述のような従来の半導体回
路装置の有する欠点を除去し、超低〜くタンバイ電流特
性を有しかつ入力信号線における接続の切換えにより機
能切換えを行なうことのできる半導体集積回路装置を提
供することである。

［課題を解決するための手段］ この発明に係る半導体集積回路装置は、入力信号線電位
を設定し保持する手段と、動作電源電位供給に応答して
動作し動作電源電位から入力信号線を介して第２の電位
であるたとえば接地電位に至る電流経路を遮断する手段
とを備える。

より特定的に言えば、この発明に係る第１の半導体集積
回路装置は、動作電源電位と異なる第２の電位を供給す
る第２の電源線と入力信号線との間に設けられ、入力信
号線電位を設定し保持する手段と、動作電源電位を供給
する第１の電源線への動作電源電位供給に応答して動作
し入力信号線と第２の電源線との間の電流経路を遮断す
る手段とを備える。

この発明に係る第２の半導体集積回路装置は、第１の電
源線と入力信号線との間に設けられ、入力信号線上の電
位を設定し保持する手段と、動作電源電位の第１の電源
線への供給に応答して動作し、第１の電源線と入力信号
線との間の電流経路を遮断する手段とを備える。

［作用］ この発明に係る半導体集積回路装置においては、第１の
電源線への動作電源電位供給に応答して動作し、入力信
号線と第１の電源線または第２の電源線との間の電流経
路を遮断する手段が設けられているため、入力信号線が
いずれかの電源電位に結合されている場合においても直
流電流成分を遮断することができ、超低スタンバイ電流
特性を実現することができる。

〔発明の実施例］ 第１Ａ図はこの発明の一実施例である半導体集積回路装
置の構成の一例を示す図である。

第１Ａ図を参照して、電源線３１への電源電位Ｖｃｃ投
入に応答して動作し、所定のパルス幅を有するワンショ
ットのパルス信号ＦＯＲを導出するパルス発生器４０と
、パルス発生器４０からのパルス信号ＦＯＲに応答して
オン状態となり、入力信号線３０を接地電位Ｖｓｓにリ
セットするためのｎチャネルＭＯＳ）ランジスタＱｌｌ
が、入力信号線リセット用に設けられる。

さらに入力信号線３０上の電位を設定するとともに保持
しかつ電流経路（直流電流成分の経路）を遮断するため
に、入力信号線３０上の電位を反転して出力するＣＭＯ
Ｓインバータと、ＣＭＯＳインバータ出力に応答してオ
ン・オフし、入力信号線３０上の電位を保持するととも
に電流経路を遮断するｎチャネルＭＯＳトランジスタＱ
１２が設けられる。ＣＭＯＳインバータは、電源線３１
と第２の電位ＶＳｓとの間に設けられ、入力信号線３０
が入力ゲートに接続され、その出力ゲートがトランジス
タＱ１２のゲートに接続される、ｐチャネルＭＯＳ）ラ
ンジスタＱ１３とｎチャネルＭＯＳトランジスタＱ１４
が相補接続された構成を有している。入力信号線３０上
の電位に応じた機能指示信号φを発生するために従来と
同様に、ｐチャネルＭＯＳ）ランジスタＱ２．Ｑ３とｎ
チャネルＭＯＳトランジスタロ４とからなるＣＭＯＳイ
ンバータが設けられる。トランジスタＱｌｌは、パルス
発生器４０からのパルス信号ＦＯＲに応答して電源投入
直後はオン状態となり、入力信号線３０をリセットする
が、パッド２０が電源電位ＶＣＣに接続されている場合
、このオン状態時に電源電位から接地電位Ｖｓｓへ電圧
投入時のラッシュ電流（突入電流）が流れることになる
。このラッシュ電流を低減するために、トランジスタＱ
ｌｌのインピーダンスを高くする必要があり、そのゲー
ト長はできるだけ長く設定するのが望ましい。

また、トランジスタ０１３．Ｑ１４からなるＣＭＯＳイ
ンバータのしきい値電圧は、電源電圧投入時のリセット
動作の開始直後から入力信号線電位を所望の電位に固定
するような値に設定されなければならない。このような
インバータのしきい値電圧の調整はトランジスタ０１３
とトランジスタＱ１４の能力比（すなわちトランジスタ
サイズによるオン抵抗の比やしきい値電圧比）の調整に
より実現することが可能である。

次に動作について説明する。まずパッド２０がオープン
状態の場合について説明する。電源パッド２１を介して
電源線３１に電源電位Ｖｃｃが供給されると、それに応
答してパルス発生器４０からワンショットのパルス信号
ＦＯＲが発生されＭＯＳトランジスタＱｌｌのゲートへ
与えられる。

これに応答して、オフ状態となったトランジスタＱｌｌ
を介して入力信号線３０が接地電位Ｖｓｓにリセットさ
れ、確実に接地電位にされる。同時に入力信号線３０が
ＣＭＯＳインバータ（トランジスタＱ１３．Ｑ１４から
なるインバータ）の入力しきい値電圧以下になると、ト
ランジスタＱ１２のゲートへ“Ｈ″の信号が与えられる
ことになり、トランジスタＱ１２がオン状態となる。こ
れにより、電源投入直後はトランジスタＱｌｌにより入
力信号線３０の電位は接地電位Ｖｓｓにリセットされ、
トランジスタＱｌｌのリセット後の電源投入時は、トラ
ンジスタＱ１２のオン状態の維持により接地電位Ｖｓｓ
レベルに固定される。これにより、トランジスタＱ２．
Ｑ３．Ｑ４からなるインバータからの内部機能指示信号
φのレベルは“Ｈ”となる（第１Ｂ図参照）。

次にパッド２０が電源電位Ｖｃｃに接続された場合の動
作について説明する。この場合電源線３１上へ電源電位
Ｖｃｃが投入されると、信号ＰＯＲによりトランジスタ
Ｑ１１がオン状態となる。

このトランジスタＱｌｌがオン状態のときのみ電源パッ
ド２０を介して接地電位ＶＳＳへ至る直流電源通路が形
成されるが、入力信号線３０上の電位がパッド２０から
の電源電位Ｖｃｃの充電により“Ｈ”レベル（トランジ
スタＱ１３．Ｑ１４からなるインバータの入力しきい値
電圧を越えるレベル）になれば、トランジスタＱ１３．
Ｑ１４からのＣＭＯＳインバータ出力が“Ｌ”レベルと
なり、トランジスタＱ１２がオフ状態となる。またトラ
ンジスタＱｌｌも信号ＦＯＲが立下がるとオフ状態とな
るため、直流電流経路は遮断される。

このとき、トランジスタＱ１２ができるだけ早くオフ状
態となるようにＱ１３．　　トランジスタＱ１４からな
るＣＭＯＳインバータの入力しきい値電圧を設定してお
けば、トランジスタＱｌｌのインピーダンスはできるだ
け高い値に設定されているため、電源電圧投入時の突入
電流（入力信号線３０から接地電位Ｖｓｓへ流れる電流
）を低減することができる。入力信号線３０上の信号電
位が立上がり、トランジスタＱ２〜Ｑ４からなるインバ
ータの入力しきい値電圧を越えると、その出力信号φは
“Ｌ゛に固定される（第１．Ｂ図参照）。電源電位投入
中は、入力信号線３０はパッド２０を介して電源電位Ｖ
ｃｃが供給されるため電源電位Ｖｃｃレベルの“Ｈルベ
ルになる。このとき、トランジスタＱｌｌはオフ状態に
あり、かつトランジスタＱ１２もトランジスタＱ１３．
Ｑ１４からなるインバータ出力によりオフ状態となって
いる。したがって入力信号線３０から接地電位ＶｓＳへ
至る電流経路は存在せず、電流が何ら消費されることは
ない。

上述の構成により、内部における機能を指定するための
信号φレベルを“Ｈ“または“Ｌ”レベルに、パッド２
０の電源電位Ｖｃｃへの接続の有無により設定すること
ができ、かつパッド２０が電源電位Ｖｃｃに接続された
としても、直流電流通路は遮断されているため、低消費
電力の機能指定信号を発生する回路を実現することがで
きる。

第２図は第１図に示されるリセット信号発生器の構成の
一例を示す図である。第２図に示される構成においては
、電源電位Ｖｃｃ投入による電位立上がりを緩やかにす
るための、ｐチャネルＭＯＳトランジスタＱ２０と容Ｑ
ＣとからなるＲＣ遅延回路と、ＲＣ遅延回路出力を受け
る３段のインバータとから信号発生回路は構成される。

ＲＣＣ遅延路路おいて、ｐチャネルＭＯＳトランジスタ
Ｑ２０はその一方導通端子が電源線３１に接続され、そ
のゲートが接地電位Ｖｓｓに接続され、その他方導通端
子がノードＮ１に接続される。容量ＣはノードＮ１と電
源接地電位Ｖｓｓとの間に設けられる。

インバータ■１は、ｐチャネルＭＯＳ）ランジスタＱ２
１とｎチャネルＭＯＳトランジスタロ２２が相補接続さ
れたＣＭＯＳ構成を有している。

インバータＩ１出力を受けるインバータ■２は、ｐチャ
ネルＭＯＳトランジスタＱ２３とｎチャネルＭＯＳトラ
ンジスタＱ２４が相補接続された構成を有している。

インバータＩ２出力を受けるインバータＩ３は、ｐチャ
ネルＭＯＳ）ランジスタＱ２５と、ｎチャネルＭＯＳト
ランジスタＱ２６が相補接続された構成を有している。

パルス信号ＦＯＲはインバータ■３より出力される。

ＲＣ遅延回路に含まれるｐチャネルＭＯＳ）ランジスタ
Ｑ２０はそのオン抵抗が適当な値に調整され（これはゲ
ート長値により決定される）、容量Ｃとの間でＲＣ遅延
回路を形成する。次に第２図に示されるパルス信号発生
回路の動作を動作波形図である第３図を参照して説明す
る。

まず電源線３１上に電源電位Ｖｃｃが投入されると、オ
ン状態のトランジスタＱ２０を介して所定の時定数でノ
ードＮ１が徐々に充電される。このノードＮ１の充電電
位がインバータ■１のしきい値電圧を越えると、電源電
位Ｖｃｃ投入に応答して“Ｈ”レベルにあったノードＮ
２の電位が′Ｌ”レベルに立下がる。インバータＩ２の
出力信号である信号ＦＯＲは、電源投入直後は、インバ
ータＩ１出力により小さなパルス信号を発生するが、す
ぐにノードＮ２電位がインバータ■２の入力しきい値電
圧を越えるため、“Ｌ”レベルに移行する。次にインバ
ータ１１出力が“Ｌ°レベルに立下がると応じて信号Ｆ
ＯＲは“Ｈ“レベルに立上がる。信号ＦＯＲの最初の小
さなパルス信号はインバータＩ３の入力しきい値電圧を
越えないため、インバータ■３からの出力信号ＦＯＲは
電源投入に応答してＨ”　レベルに立上がるが、インバ
ータＩ２出力の′Ｈ＃レベルへの移行に応答して“Ｌ”
レベルへ立下がる。これにより、所望のパルス幅を有す
る、電源投入動作に応答して立上がるパルス信号ＦＯＲ
を発生することが可能となる。この信号ＦＯＲのパルス
幅は、ＲＣ遅延回路の時定数および各インバータ段の入
力しきい値電圧を適当に調整することにより最適な値に
調整することが可能である。

第４図はこの発明の他の実施例である機能指示信号発生
回路の構成を示す図である。第４図に示される構成にお
いては、入力信号線３０上の電位を保持し設定するため
のトランジスタＱ１２のゲートに、トランジスタＱ２〜
Ｑ４からなるインバータ出力すなわち制御信号φが与え
られる構成となっている。この回路構成としてもトラン
ジスタＱ２〜Ｑ４からなるインバータの入力しきい値電
圧を適当な値に調整しておけば、バッド２０が電源電位
Ｖｃｃに接続された状態においても入力信号線３０の充
電動作中にトランジスタＱ１２をオフ状態とすることが
でき、電源投入中はトランジスタＱｌｌ、Ｑ１２がとも
にオフ状態となり、入力信号線３０と接地電位Ｖｓｓと
の間の電流経路を遮断することができ、低消費電力を実
現することができる。

なお上記実施例においては信号φを導出するためのイン
バータにｐチャネルＭＯＳ）ランジスタＱ２が設けられ
ているが、このトランジスタＱ２は、このインバータ段
の入力しきい値電圧を設定するために設けられているも
のであり、このトランジスタＱ２は特に設ける必要はな
い。

第５図はこの発明のさらに他の実施例である機能指示信
号発生回路の構成を示す図である。第５図に示される構
成においては、機能指示信号φを発生するためのインバ
ータを構成するトランジスタＱ３０．Ｑ３１の能力比（
オン抵抗比、しきい値電圧比等）が適当な値に調整され
ており、電源投入時における入力信号線３０上の電位を
保証する構成としている。この構成によれば、たとえば
電源投入時にトランジスタＱ３０がトランジスタＱ３１
より早くオン状態となれば（または電流供給能力がトラ
ンジスタＱ３０の方が大きければ）、信号φは“Ｈ＃レ
ベルに瞬間的に立上がりトランジスタＱ３２をオン状態
とし入力信号線３０を接地電位Ｖｓｓにリセットし、か
つ入力信号線電位を“Ｌｏに固定する。入力信号線３０
がパッド２０を介して電源電位Ｖｃｃに接続されている
場合には、電源投入時において入力信号線３０上の充電
電位がトランジスタＱ３０．０３１からなるインバータ
の入力しきい値電圧を越えるまでは信号φは“Ｈ“レベ
ルにありトランジスタＱＢ２はオン状態となるが、入力
信号線３０上の電位がトランジスタＱ３０．Ｑ３１のし
きい値電圧を越えれば信号φは“Ｌ”レベルとなり、ト
ランジスタＱ３２はオフ状態となり、入力信号線３０と
接地電位Ｖｓｓとの間の電流経路は遮断され、電源供給
中はこの状態が保持される。ここで、電源投入時におけ
る突入電流をできるだけ小さくする必要があるが、この
トランジスタＱ３２のオン状態となる間に電流通路が形
成されることも考えられる。

このとき、トランジスタＱ３２のインピーダンスをゲー
ト長を長くすることにより高くしておけば、この突入電
流値を小さくすることができる。また入力信号線３０の
充電時定数と、トランジスタＱ３２のオン状態になる時
間をできるだけ小さくするように、トランジスタＱ３０
．Ｑ３１からなるインバータの入力しきい値電圧を適当
な値を設定することにより同様に電源投入時における投
入電流値をできるだけ小さくすることができる。

なお上述の実施例においては入力信号線３０が電源電位
Ｖｃｃに接続されるか否かに応じて機能指示信号φを発
生する場合について説明したが、入力信号線３０の接地
電位Ｖｓｓに対する接続の有無に応じて機能指示信号φ
を発生する構成も考えられる。

第６図はこの発明の第４の実施例である機能指示信号発
生回路の構成を示す図である。

第６図に示される構成においては、電源線３１と入力信
号線３０との間に、ｐチャネルＭＯＳトランジスタＱ４
０．Ｑ４１が互いに並列に設けられる。ｐチャネルＭＯ
ＳトランジスタＱ４０はゲートにパルス発生回路４０か
らの信号ＦＯＲを受ける。ｐチャネルＭＯＳ）ランジス
タＱ４１は、そのゲートに機能指示信号φを受ける。こ
の第６図に示される構成においては、入力信号線３０に
接続される機能指定用パッド２０が接地端子２５へ接続
されるか否かに応じて機能指示信号φのレベルが設定さ
れる。パルス発生回路４０の構成は第１図ない第４図を
参照して説明したものと同様の構成を有しており、信号
ＦＯＲを反転した信号ＦＯＲが入力信号線３０をリセッ
トするための信号として用いられる。次に第６図に示さ
れる回路の動作を第７図の動作波形図を参照して説明す
る。

電源パッド２１を介して電源電位Ｖｃｃが電源線３１に
投入されると、パルス発生回路４０から制御信号ＦＯＲ
が与えられる。ここで信号ＦＯＲは第２図、第３図を参
照して説明したものと同様であり電源投入後所定時間遅
れて立上がる信号となっている。したがって電源投入後
、信号ＦＯＲが立上がるまでの間トランジスタＱ４０は
オン状態となる。今パッド２０が接地端子２５に接続さ
れていない場合、入力信号線３０はこのオン状態のトラ
ンジスタＱ４０を介して電源電位Ｖｃｃレベルに充電さ
れる。入力信号線３０上の信号電位レベルがインバータ
段の入力しきい値電圧を越えると機能指示信号φは“Ｌ
”レベルへ立下がる。

機能指示信号φが“Ｌｏへ立下がると、トランジスタＱ
４１がオン状態となり、入力信号線３０へ電源線３１か
ら電源電位Ｖｃｃを供給し続け、入力信号線３０上の電
位をＶｃｃレベルに保持する。

一方、パルス発生回路４０からの信号ＦＯＲが”Ｈ″レ
ベル立上がると、トランジスタＱ４０はオフ状態となる
。したがってパッドオープン状態においては、電源供給
中トランジスタＱ４１を介してＶｃｃレベルのＨ“レベ
ルに保持されることになる。

次にパッド２０が接地端子２５に接続されている場合の
動作について説明する。このとき、電源線３１への電源
電位Ｖｃｃの投入により、オン状態のトランジスタＱ４
０を介して入力信号線３０は充電されることになる。一
方バッド２０は接地端子２５に接続されているため入力
信号線３０はこの接地端子２５により接地電位Ｖｓｓレ
ベルへ放電される。このパルス発生回路４０からの信号
ＦＯＲが“Ｈ＃レベルに立上がると、トランジスタＱ４
０はオフ状態となり、入力信号線３０は接地電位Ｖｓｓ
に放電される。入力信号線３０上の電位がトランジスタ
Ｑ２〜Ｑ４からなるインバータの入力しきい値電圧より
小さくなると、このインバータ段出力信号φは“Ｈ”レ
ベルとなり、応じてトランジスタＱ４１をオフ状態にす
る。この第６図に示される構成においては、電源電位Ｖ
ｃＣが投入されてから信号ＦＯＲが立上がるまでの間（
現実的には数マイクロ秒間）はトランジスタＱ４０がオ
ン状態にあるため電源線３１から接地電位端子２５への
直流電流経路が存在し、直流電流が流れることになるが
、このとき、トランジスタＱ４０のインピーダンスをで
きるだけ高くしておけば、その流れる電流値を小さくす
ることができる。

第８図はこの発明の第５の実施例の構成を示す図であり
ｐチャネルＭＯＳトランジスタＱ４１の動作制御用に、
入力信号線３０がその入力ゲートに接続され、その出力
ゲートがＭＯＳトランジスタＱ４１のゲートに接続され
るＣＭＯＳインバータが設けられる。このトランジスタ
Ｑ４１の動作制御用のＣＭＯＳインバータは、互いに相
補接続されたｐチャネルＭＯＳトランジスタＱ４２とｎ
チャネルＭＯＳトランジスタ０４３とから構成される。

この構成においては、トランジスタＱ４２゜Ｑ４３から
なるインバータの入力しきい値電圧は、電源投入時にお
ける入力信号線３０上の電位を固定するような適当な値
に設定される。この第８図に示される回路構成において
も電源投入後は、しばらくの間トランジスタＱ４０の機
能により入力信号線３０が充電され、この入力信号線３
０上の充電電位がトランジスタＱ４２．４３からなるイ
ンバータの入力しきい値電圧を越えると、トランジスタ
Ｑ４１のゲートに“Ｌ”レベルの信号が与えられる。こ
れによりトランジスタＱ４１がオン状態となり、パッド
２０のオープン状態時に入力信号線３０を電源電位Ｖｃ
ｃレベルに保持する。

パッド２０が接地電位Ｖｓｓレベルに結合されている場
合においては、電源電位Ｖｃｃ投人後人後号ＰＯＲが′
Ｈ゛レベルに立上がった後は、トランジスタＱ４０．Ｑ
４１はともにオフ状態となるため、入力信号線３０が接
地電位Ｖｓｓに結合されていても、直流電流経路は存在
せず、消費電力は存在しない。

第９図はこの発明の第６の実施例である信号発生回路の
構成を示す図であり、第９図に示される構成においては
、制御信号φが、入力信号線３０上の電位を保持すると
ともに、かつ電流経路を遮断するためのｐチャネルＭＯ
Ｓ）ランジスタＱ５２の動作制御信号として用いられる
構成が示される。この第９図に示される構成は第５図に
示される構成に対応するものであり、トランジスタＱ５
０、Ｑ５１の能力比（オン抵抗比およびしきい値電圧比
、電流供給能力比等）を適当に調整し、電源投入時の入
力信号線３０上の初期電位を保証する構成としている。

この構成によればたとえばトランジスタＱ５０の能力が
トランジスタＱ５１の能力より小さく、電源投入直後、
トランジスタＱ５１が早くオン状態に移行した場合、電
源投入直後信号φは“Ｌｍレベルとなり、トランジスタ
Ｑ５１は電源投入直後からオン状態となり、入力信号線
３０を電源電位Ｖｃｃレベルに充電する。応じて、トラ
ンジスタＱ５０．Ｑ５１のインバータ動作により、信号
φは“Ｌ”レベルに設定され、トランジスタＱ５２のオ
ン状態が保持される。これにより電源投入直後から入力
信号線３０上の電位を一定の電源電位Ｖｃｃレベルに保
持することができる。パッド２０が接地電位Ｖｓｓに結
合されている場合においては、瞬間的にトランジスタＱ
５２はオン状態となるが、入力信号線３０はパッド２０
を介して接地電位Ｖｓｓに放電されるため、指示信号７
は“Ｈ“レベルへ移行し、トランジスタＱ５２はオフ状
態となり、電流経路が遮断される。この場合、トランジ
スタＱ５２のインピーダンスを大きくしておけば、トラ
ンジスタＱ５２がオン状態時における電流値を小さくす
ることが可能となる。この場合、トランジスタＱ５０゜
Ｑ５１からなるインバータの入力しきい値電圧を適当な
値に設定しておけば、入力信号線３０の放電動作中にト
ランジスタＱ５２をオフ状態とすることができ、消費電
源投入時におけるラッシュ電流をできるだけ小さくする
ことが可能となる。なおこのパッド２０を接地電位Ｖｓ
ｓに接続する構成においても信号Ｔを導出するためのイ
ンバータに含まれるトランジスタＱ２はこのインバータ
段の入力しきい値電圧を設定するために付設されるもの
であり、特に設ける必要はない。

なお上記実施例においてはＣＭＯＳ回路構成による半導
体集積回路の機能切換信号を発生するための回路構成に
ついて説明したが、ボンディングワイヤ切換方式による
他の目的、たとえば第１０図に示されるように、パッケ
ージの形状にマツチしたポンディングパッドを使うため
に、パッド切換えをワイヤボンディング切換方式で行な
う場合についても適用することができる。すなわち第１
０図に示される構成のようにパッド指定信号を発生する
ため切換信号発生回路６６と切換信号発生回路６６から
の信号に応答してパッド６０ａ、６０ｃのいずれかを内
部回路６７に接続するためのパッド切換回路６５を設け
る構成においても本願発明は適用可能である。すなわち
第１０図に示される構成において、ポンディングパッド
６０ｂのボンディングの有無に応じて切換信号発生回路
６６の発生する信号レベルを設定し、応じてポンディン
グパッド６０ａ、６０ｃのいずれかをパッド切換回路に
より内部回路６７に接続する構成の場合においても、こ
の切換信号発生回路６６において従来の信号発生回路と
同様の問題が発生し、本願発明を適用すれば上記実施例
と同様の効果を得ることができ低消費電力の切換信号発
生回路を備えた半導体集積回路装置を実現することがで
きる。

また上記実施例においては、ワイヤボンディング方式に
よりたとえばダイナミックＲＡＭである半導体集積回路
装置における機能切換えやパッド切換方式について説明
したが、マスタースライス方式による接続切換えを行な
い、これにより所定レベルの機能指示信号を発生する場
合や、マスタースライス方式とワイヤボンディング切換
方式とを混在させた場合においても、本願発明を適用す
ることができることは言うまでもない。

さらに、上記実施例においては、ダイナミックＲＡＭに
おける動作モード指定信号を一例として説明したが、本
願発明はこれに限定されず、入力信号線上の電位により
内部の機能指定信号を発生する回路構成であれば、本願
発明は適用可能である。

さらに上記実施例において入力信号線が電源電位または
接地電位に結合された場合における電流経路を遮断する
ための手段として特定的な回路構成を図示して説明して
きたが、本願発明の構成は、これに限定されず、電源投
入に応答して入力信号線を介した電流経路を遮断する回
路構成であればどのような回路構成でも用いることがで
きることは言うまでもない。

［発明の効果］ 以上のように、この発明によれば、半導体集積回路装置
の内部の機能指示信号発生回路において、入力信号線（
機能指定信号を入力する信号線）が電源電位または接地
電位に接続された場合、この入力信号線を介して形成さ
れる電流経路を動作電源投入に応答して遮断する構成を
設けるようにしたので、入力信号線が所定の電位に結合
されている場合においても、直流電流成分を遮断するこ
とができ、超低スタンバイ電流特性を有する半導体集積
回路装置を実現することができる。

【図面の簡単な説明】

第１Ａ図はこの発明の一実施例である半導体集積回路装
置の構成の一例を示す図である。第１Ｂ図は第１Ａ図に
示される半導体集積回路装置の動作を示す波形図である
。第２図はこの発明において用いられる入力信号線リセ
ット用パルス信号発生回路の具体的構成の一例を示す図
である。第３図は第２図に示されるパルス信号発生回路
の動作を示す波形図である。第４図はこの発明の他の実
施例である半導体集積回路装置の構成の一例を示す図で
ある。第５図はこの発明のさらに他の実施例である半導
体集積回路装置の構成を示す図である。第６図はこの発
明の第４の実施例である半導体集積回路装置の構成を示
す図である。第７図は第６図に示される半導体集積回路
装置の動作を示す波形図である。第８図はこの発明の２
５の実施例である半導体集積回路装置の構成を示す図で
ある。第９図はこの発明の第６の実施例である半導体集
積回路装置の構成を示す図である。第１０図はこの発明
のさらに他の適用例の構成の一例を示す図である。第１
１図はこの発明が適用される半導体集積回路装置の全体
の構成例を概略的に示す図である。第１２図はこの発明
が適用される半導体集積回路装置の特定的な具体例の一
例を示す図である。第１３図は従来の半導体集積回路装
置の構成の一例を示す図である。第１４図および第１５
図は第１３図に示される従来の半導体集積回路装置の動
作を示す波形図であり、第１４図は入力信号線がオーブ
ン状態の場合の動作波形図を示し、第１５図は入力パッ
ド（入力信号線）が電源電位Ｖｃｃに接続された場合の
動作を示す波形図である。第１６図は、従来の半導体集
積回路装置の問題点を説明するための図である。第１７
図は他の従来の半導体集積回路装置の問題点を説明する
ための図である。第１８図は第１７図に示される従来の
半導体集積回路装置の動作を示す波形図である。 図において、２０は機能を指定するための信号を受ける
ポンディングパッド、２１は電Ｒ電位ＶＣＣに接続され
るポンディングパッド、２２は接地電位Ｖｓｓに接続さ
れるポンディングパッド、３０は入力信号線、３１は電
源電位供給線、３２は接地電位供給線、４０はリセット
用パルス信号発生回路、Ｑ２．Ｑ３．Ｑ１３．Ｑ２０．
Ｑ２１゜Ｑ２３．Ｑ２５．Ｑ３０．Ｑ４０．Ｑ４１．Ｑ
５０、Ｑ５２はｐチャネルＭＯＳトランジスタ、Ｑ４、
Ｑｌｌ、Ｑ１２．Ｑ１４．Ｑ２２．Ｑ２４゜Ｑ２６．Ｑ
３１．Ｑ３２．Ｑ４３．Ｑ５１はｎチャネルＭＯ８）ラ
ンジスタである。 なお、図中、同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）動作電源となる第１の電位供給線と、前記第１の
   電位と異なる第２の電位供給線とを有し、入力信号線と
   前記第１の電位との結合の有無に応じた内部信号を発生
   するための回路装置であって、 前記入力信号線と前記第２の電位供給線との間に設けら
   れ、前記入力信号線上の電位を設定し保持する手段と、 前記第１の電位供給線上に前記第１の電位が供給された
   ことに応答して、前記入力信号線と前記第２の電位供給
   線との間の電流通路を遮断する手段とを備える、半導体
   集積回路装置。
2. （２）動作電源となる第１の電位供給線と、前記第１の
   電位と異なる第２の電位を供給する第２の電位供給線と
   を有し、入力信号線と前記第２の電位との結合の有無に
   応じた内部信号を発生するための回路装置であって、 前記入力信号線と前記第１の電位供給線との間に設けら
   れ、前記入力信号線上の電位を設定し保持する手段と、 前記第１の電位供給線上に前記第１の電位が供給された
   ことに応答して、前記入力信号線と前記第１の電位供給
   線との間の電流通路を遮断する手段とを備える、半導体
   集積回路装置。