JPH01282973A - spot killer circuit - Google Patents
spot killer circuitInfo
- Publication number
- JPH01282973A JPH01282973A JP11292288A JP11292288A JPH01282973A JP H01282973 A JPH01282973 A JP H01282973A JP 11292288 A JP11292288 A JP 11292288A JP 11292288 A JP11292288 A JP 11292288A JP H01282973 A JPH01282973 A JP H01282973A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse
- transistor
- blanking
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、テレビジョン受像機の電源の立上がり時お
よび立下がり時に映像出力にブランキングをかけること
によりスポット焼けを防止するようになしたスポットキ
ラー回路に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention provides a spot burnout system that prevents spot burn by applying blanking to the video output when the power of a television receiver is turned on and off. It concerns the killer circuit.
[従来の技術]
第3図は従来のスポットキラー回路の結線図を示し、同
図に3いて、(1)はパルス発生回路で、このパルス発
生回路(1)はコレクタ接地形トランジスタ(Tr)と
、このトランジスタ(Tr)のベース電圧(C)の立−
トかり時および立下がり時の時定数を決定する抵抗(旧
)およびコンデンサ(Ct)と、上記トランジスタ(T
r)のエミッタ電圧(B)を立下がり時に所定の電圧に
保持するダイオード(Di)およびコンデンサ(C2)
とからなり、かつ電源(12)の電圧(A)の立上がり
時および立下がり時に上記トランジスタ(Tr)のコレ
クタ出力電圧(D)をハイにして出力する。つまり、パ
ルスを発生する。[Prior Art] Fig. 3 shows a wiring diagram of a conventional spot killer circuit. and the rise of the base voltage (C) of this transistor (Tr).
A resistor (old) and a capacitor (Ct) that determine the time constants at the start and fall times, and the above transistor (T
Diode (Di) and capacitor (C2) that hold the emitter voltage (B) of r) at a predetermined voltage when falling
When the voltage (A) of the power supply (12) rises and falls, the collector output voltage (D) of the transistor (Tr) is made high and output. In other words, it generates a pulse.
(2)は信号処理用ICで、ビデオ信号(以下、Y信号
と称す)とクロマ信号(以下、C信号と称す)とをR,
G、Bの各信号に復調するものであり、Y信号入力端子
(7) 、 C信号入力端子(8)、R,G、Hの各信
号出力端子(14)、(15)、(16)、ブランキン
グ入力端子(3)、コントラスト制御電圧入力端子(6
)および電源電圧入力端子(5)を備えている。(4)
は図示しないフライバックトランス(以下、FBTと称
す)からのブランキングパルス出力端子で、上記信号処
理用IC(2)のブランキング入力端子(コ)に接続さ
れている。(2) is a signal processing IC that converts a video signal (hereinafter referred to as Y signal) and a chroma signal (hereinafter referred to as C signal) into R,
It demodulates G and B signals, and has a Y signal input terminal (7), a C signal input terminal (8), and R, G, and H signal output terminals (14), (15), (16). , blanking input terminal (3), contrast control voltage input terminal (6)
) and a power supply voltage input terminal (5). (4)
is a blanking pulse output terminal from a flyback transformer (hereinafter referred to as FBT), not shown, and is connected to the blanking input terminal (C) of the signal processing IC (2).
(9)はブラウン管(以下、CRTと称す)、(lO)
はコントラスト制御電圧入力端子、(11)はACL制
御電圧入力端子である。(9) is a cathode ray tube (hereinafter referred to as CRT), (lO)
(11) is a contrast control voltage input terminal, and (11) is an ACL control voltage input terminal.
つぎに、上記構成の動作について説明する。Next, the operation of the above configuration will be explained.
電源(12)かONになると、その電源電圧(A)は第
4図(a)の実線で示すように立上がる。これと同時に
パルス発生回路(1)のトランジスタ(Tr)のエミッ
タ電圧(B)か第4図(a)の点線で示すように立上が
るのに対し、トランジスタ(Tr)のベース電圧(C)
は抵抗(R1)およびコンデンサ(CI)の時定数によ
り第4図(a)の1点鎖線て示すようにゆっくりと立り
かる。そのため、上記トランジスタ(Tr)はそのベー
ス電圧(C)の立上がりが完了するまでONをつづけ、
トランジスタ(T「)のコレクタ出力電圧(D)が第4
図(b)のようにハイとなる。When the power supply (12) is turned on, its power supply voltage (A) rises as shown by the solid line in FIG. 4(a). At the same time, the emitter voltage (B) of the transistor (Tr) of the pulse generating circuit (1) rises as shown by the dotted line in FIG. 4(a), while the base voltage (C) of the transistor (Tr) rises.
slowly rises as shown by the dashed line in FIG. 4(a) due to the time constants of the resistor (R1) and capacitor (CI). Therefore, the transistor (Tr) continues to be turned on until the rise of its base voltage (C) is completed.
The collector output voltage (D) of the transistor (T') is the fourth
It becomes high as shown in figure (b).
つまり、パルスが出力され、このパルスが信号処理用I
C(2)のブランキング入力端子(3)に入力され映像
出力にブランキングがかけられる。これによって、偏向
系回路の動作が開始するまでY信号かCRT (9)の
カソードに入力されないので、スポット焼けが防止され
る。In other words, a pulse is output, and this pulse is used for signal processing
It is input to the blanking input terminal (3) of C(2) and blanking is applied to the video output. This prevents spot burns because the Y signal is not input to the cathode of the CRT (9) until the deflection system circuit starts operating.
また、電源(12)かOFFになり、電源電圧(A)が
第5図(a)の実線で示すように立下がると同時に、上
記パルス発生回路(1)のトランジスタ(Tr)のベー
ス電圧(C)が第5図(a)の1点鎖線のように立下が
るのに対し、トランジスタ(T「)のエミッタ電圧(B
)は第5図(a)の点線て示すように、ダイオード(D
l)およびコンデンサ(C2)の働きによって所定の電
圧を保持してトランジスタ(Tr)をONに保持し、ト
ランジスタ(Tr)のコレクタ出力電圧(D)は第5図
(b)のようになる。これによって、上記ブランキング
入力端子(3)にハイ信号、つまり、パルスを送り、偏
向系回路の動作か停止する前に映像出力にブランキング
をかけて、スポット焼けか防IEされる。Further, when the power supply (12) is turned off and the power supply voltage (A) falls as shown by the solid line in FIG. 5(a), the base voltage of the transistor (Tr) of the pulse generation circuit (1) ( C) falls as shown by the dashed-dotted line in Fig. 5(a), whereas the emitter voltage (B
) is a diode (D
1) and the capacitor (C2) to maintain a predetermined voltage and keep the transistor (Tr) ON, and the collector output voltage (D) of the transistor (Tr) becomes as shown in FIG. 5(b). As a result, a high signal, that is, a pulse, is sent to the blanking input terminal (3), and before the operation of the deflection system circuit is stopped, the video output is blanked, thereby preventing spot burnout.
[発明か解決しようとする課題]
以とのように構成された従来のスポットキラー回路は、
電源の立上がり時および立下がり時に像出力にブランキ
ングをかけるのみであるから、映像出力のブランキング
掃引時に電流が流れないため、ACL制御動作がおこな
われず、その結果、コントラスト制御電圧かフルゲイン
になり、第2図の点線で示すように、コントラスト制御
電圧(E)が定常動作時の所定の電圧よりも上昇してし
まう欠点があった。それゆえにまた、電源の立下がり時
において、偏向電流がなくなるまで映像出力にブランキ
ングをかけられればよいが、少しでも信号か残っている
と、映像出力かフルゲインとなり、CRTを焼損してし
まう欠点があった。[Problem to be solved by the invention] The conventional spot killer circuit configured as follows:
Since the image output is only blanked when the power supply rises and falls, no current flows during the blanking sweep of the image output, so no ACL control operation is performed, and as a result, the contrast control voltage or full gain is applied. As shown by the dotted line in FIG. 2, there is a drawback that the contrast control voltage (E) rises above a predetermined voltage during steady operation. Therefore, when the power supply is turned off, the video output can be blanked until the deflection current disappears, but if even a small amount of signal remains, the video output becomes full gain, which can burn out the CRT. was there.
この発明は上記のような問題点を解消するためになされ
たもので、電源の立とかり時および立fか時においてコ
ントラスト制御電圧を低下させることにより、スポット
焼けを確実に防止することができるスポットキラー回路
を提供することを目的とする。This invention was made to solve the above problems, and by lowering the contrast control voltage when the power is turned on and off, it is possible to reliably prevent spot burns. The purpose is to provide a spot killer circuit.
[課題を解決するための手段]
この発明にかかるスポットキラー回路は、電源の立上が
り時および立下がり時にパルスを発生させ、このパルス
により映像出力にブランキングをかけるとともに、コン
トラスト制御電圧を低下するようになしたことを特徴と
する。[Means for Solving the Problems] The spot killer circuit according to the present invention generates pulses when the power supply rises and falls, and uses these pulses to blank the video output and lower the contrast control voltage. Characterized by what has been done.
[作用]
この発明によれば、電源ON、OFFにともなう電源電
圧の検出によりパルスを発生させ、このパルスにより映
像出力にブランキングをかけるとともに、コントラスト
制御電圧を低下させてコントラストをしぼることによっ
て、偏向電流が少しても残っていればCRTへの信号の
伝送を停止して、スポット焼けを確実に防止することが
できる。[Function] According to the present invention, a pulse is generated by detecting the power supply voltage when the power is turned on and off, and this pulse applies blanking to the video output, and the contrast control voltage is lowered to narrow down the contrast. If even a small amount of deflection current remains, signal transmission to the CRT can be stopped to reliably prevent spot burns.
[発明の実施例]
以下、この発明の一実施例を図面にもとづいて説明する
。[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described based on the drawings.
第1図はこの発明の一実施例によるスポットキラー回路
の結線図であり、同図において、(13)はスイッチン
グ回路で、このスイッチング回路(13)は電源(12
)のON、OFF時、つまり電源電圧(A)の立上がり
時および立下がり時にパルス発生回路(りにより発生さ
れたパルスによってコントラスト制御電圧を低下させる
もので、そのベースを上記パルス発生回路(1)の出力
側に接続させたスイッチングトランジスタ(Tri)を
有し、このスイッチングトランジスタ(Tri)のコレ
クタ側にコンデンサ(C3)およびコントラスト制御電
圧入力端子(6)を接続している。その他の構成は第3
図で示す従来例と同一であるため、対応部分に同一の符
号を付して、それらの詳しい説明を省略する。FIG. 1 is a wiring diagram of a spot killer circuit according to an embodiment of the present invention. In the figure, (13) is a switching circuit, and this switching circuit (13) is a power supply (12).
), that is, when the power supply voltage (A) rises and falls, the contrast control voltage is lowered by the pulses generated by the pulse generation circuit (1), and its base is the pulse generation circuit (1). A switching transistor (Tri) is connected to the output side of the switching transistor (Tri), and a capacitor (C3) and a contrast control voltage input terminal (6) are connected to the collector side of this switching transistor (Tri).Other configurations are as follows. 3
Since it is the same as the conventional example shown in the figure, corresponding parts are given the same reference numerals and detailed explanation thereof will be omitted.
つぎに、上記構成の動作について説明する。Next, the operation of the above configuration will be explained.
電源(12)のON、OFFにともなう電源電圧(A)
の立上がり時および立下かり時においてパルスを発生す
る動作ならびにその発生パルスによって映像出力にブラ
ンキングをかける動作は従来の場合とまったく同様であ
るため、その説明は省略する。Power supply voltage (A) when turning on and off the power supply (12)
The operation of generating pulses at the rising edge and falling edge of , and the operation of blanking the video output using the generated pulses are exactly the same as in the conventional case, so their explanation will be omitted.
ここで、上記電源電圧(A)の立上がり時および立下が
り時においてパルス発生回路(1)て発生されたパルス
出力(D)によって、スイッチング(13)のトランジ
スタ(Tri)のベース電圧か上昇して、このトランジ
スタ(Tri)がONになる。このようにトランジスタ
(Tri)かONになると、そのコレクタ電位か下がる
ため、コントラスト制御電圧(E)が低下してコントラ
ストをしぼる。これにより、電源(12)のON、OF
F時においても、信号処理用I C(2)のコントラス
ト制御電圧入力端子(6)への入力電圧(F)はローに
保持されるので、CRT (9)のスポット焼けを防止
することができる。Here, the base voltage of the transistor (Tri) of the switching (13) increases due to the pulse output (D) generated by the pulse generating circuit (1) when the power supply voltage (A) rises and falls. , this transistor (Tri) is turned on. When the transistor (Tri) is turned on in this manner, its collector potential decreases, so the contrast control voltage (E) decreases and the contrast is reduced. This allows the power supply (12) to be turned on and off.
Even in the F mode, the input voltage (F) to the contrast control voltage input terminal (6) of the signal processing IC (2) is maintained at low level, thereby preventing spot burn on the CRT (9). .
[発明の効果]
以上のように、この発明によれば、電源の立とがり時お
よび立下がり時に発生したパルスにより映像出力にブラ
ンキングをかけるたけてなく、コントラスト制御電圧も
低下させることで、スポット焼けを確実に防止すること
ができる。また、従来の回路に簡単なスイッチング回路
を付加するたけてよいから、確度の高いスポット焼は対
策を安価に実現することができる。[Effects of the Invention] As described above, according to the present invention, it is not necessary to blank the video output by the pulses generated at the rising and falling edges of the power supply, and by lowering the contrast control voltage, the spot Burns can be reliably prevented. Furthermore, since a simple switching circuit can be added to the conventional circuit, highly accurate countermeasures against spot burns can be realized at low cost.
第1図はこの発明の一実施例によるスポットキラー回路
の結線図、第2図は電源の立上がり立下がり時および定
常動作時のコントラスト制御電圧と入力電圧との相関を
示す特性図、第3図は従来のスポットキラー回路の結線
図、第4図は電源立上がり時におけるパルス発生回路の
動作を説明する電圧波形図、第5図は電源立下がり時に
おけるパルス発生回路の動作を説明する電圧波形図であ
る。
(1)・・・パルス発生回路、(2)・・・信号処理用
IC1(3)・・・ブランキング入力端子、(6)・・
・コントラスト制御電圧入力端子、(9)・・・CRT
、(11)・・・ACL制御電圧入力端子、(13)・
・・スイッチング回路。
なお、図中の同一符号は同一または相当部分を示す。Fig. 1 is a wiring diagram of a spot killer circuit according to an embodiment of the present invention, Fig. 2 is a characteristic diagram showing the correlation between the contrast control voltage and the input voltage at the time of rising and falling of the power supply and during steady operation, and Fig. 3 is a wiring diagram of a conventional spot killer circuit, Fig. 4 is a voltage waveform diagram explaining the operation of the pulse generation circuit when the power is turned on, and Fig. 5 is a voltage waveform diagram explaining the operation of the pulse generation circuit when the power is turned off. It is. (1)...Pulse generation circuit, (2)...Signal processing IC1 (3)...Blanking input terminal, (6)...
・Contrast control voltage input terminal, (9)...CRT
, (11)...ACL control voltage input terminal, (13)...
...Switching circuit. Note that the same reference numerals in the figures indicate the same or corresponding parts.
Claims (1)
生するパルス発生回路と、その発生されたパルスにより
映像出力にブランキングがかけられるブランキング入力
端子およびコントラスト制御電圧入力端子を有する信号
処理用回路と、上記パルスによりコントラスト制御電圧
を低下させるスイッチング回路とを具備したことを特徴
とするスポットキラー回路。(1) A signal processing circuit that has a pulse generation circuit that generates pulses when the power supply rises and falls, and a blanking input terminal and contrast control voltage input terminal that blanks the video output using the generated pulses. and a switching circuit that lowers a contrast control voltage using the pulse.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63112922A JPH0750916B2 (en) | 1988-05-09 | 1988-05-09 | Spot killer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63112922A JPH0750916B2 (en) | 1988-05-09 | 1988-05-09 | Spot killer circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01282973A true JPH01282973A (en) | 1989-11-14 |
| JPH0750916B2 JPH0750916B2 (en) | 1995-05-31 |
Family
ID=14598845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63112922A Expired - Fee Related JPH0750916B2 (en) | 1988-05-09 | 1988-05-09 | Spot killer circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750916B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0556291A (en) * | 1991-08-26 | 1993-03-05 | Mitsubishi Electric Corp | Spot prevention circuit |
| KR20030019157A (en) * | 2001-08-31 | 2003-03-06 | 톰슨 라이센싱 에스.에이. | Cathode ray tube phosphor protection |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715568U (en) * | 1980-07-02 | 1982-01-26 | ||
| JPS6121172U (en) * | 1984-07-11 | 1986-02-07 | 富士通株式会社 | Video amplification circuit for cathode ray tube display device |
-
1988
- 1988-05-09 JP JP63112922A patent/JPH0750916B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715568U (en) * | 1980-07-02 | 1982-01-26 | ||
| JPS6121172U (en) * | 1984-07-11 | 1986-02-07 | 富士通株式会社 | Video amplification circuit for cathode ray tube display device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0556291A (en) * | 1991-08-26 | 1993-03-05 | Mitsubishi Electric Corp | Spot prevention circuit |
| KR20030019157A (en) * | 2001-08-31 | 2003-03-06 | 톰슨 라이센싱 에스.에이. | Cathode ray tube phosphor protection |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750916B2 (en) | 1995-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI68490B (en) | AUTOMATISKT FOERSPAENNINGSSYSTEM FOER BILDROER | |
| US4369466A (en) | Video signal processing circuit | |
| JPH05110886A (en) | Grid-bias controlling method for image tube | |
| GB2190270A (en) | Television receiver | |
| JPH07287545A (en) | Video display | |
| JPH04229771A (en) | Video display device | |
| JPH01282973A (en) | spot killer circuit | |
| US4645989A (en) | Frequency switching circuit for multiple scan rate video display apparatus | |
| JP3458960B2 (en) | High voltage power supply for video equipment | |
| KR920007153B1 (en) | Oscillator-freguency control interface circuit | |
| US4129885A (en) | Warm-up compensation system for picture tube | |
| JP2850008B2 (en) | High voltage power supply for video equipment | |
| KR100307572B1 (en) | Automatic kinescope bias device to prevent hot start flash | |
| JPH07107323A (en) | Video display device | |
| US5319287A (en) | Vertical deflection circuit | |
| KR100541789B1 (en) | Scan loss detector | |
| US4760450A (en) | Limiter circuit for preventing blooming in a video display terminal | |
| KR0127157Y1 (en) | Automatic Luminance Limit Circuit Using Microcomputer | |
| US5111122A (en) | Video display high voltage protection circuit | |
| KR830002172B1 (en) | Auto kinescope bias device | |
| KR0183159B1 (en) | Circuit and method for stabilizing high voltage output in television | |
| KR900009577Y1 (en) | Horizontal deflecting protecting circuit | |
| JP3201476B2 (en) | Television deflection device | |
| JPS5830278A (en) | Horizontal deflecting device | |
| JP3475036B2 (en) | Doming prevention circuit for television receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |