JPH0750916B2 - Spot killer circuit - Google Patents
Spot killer circuitInfo
- Publication number
- JPH0750916B2 JPH0750916B2 JP63112922A JP11292288A JPH0750916B2 JP H0750916 B2 JPH0750916 B2 JP H0750916B2 JP 63112922 A JP63112922 A JP 63112922A JP 11292288 A JP11292288 A JP 11292288A JP H0750916 B2 JPH0750916 B2 JP H0750916B2
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- circuit
- pulse
- contrast
- contrast control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、テレビジヨン受像機の電源の立上がり時お
よび立下がり時に映像出力にブランキングをかけること
によりスポツト焼けを防止するようになしたスポツトキ
ラー回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention prevents spot burning by blanking the video output when the power source of a television receiver rises and falls. It concerns killer circuits.
[従来の技術] 第3図は従来のスポツトキラー回路の結線図を示し、同
図において、(1)はパルス発生回路で、このパルス発
生回路(1)はコレクタ接地形トランジスタ(Tr)と、
このトランジスタ(Tr)のベース電圧(C)の立上がり
時および立下がり時の時定数を決定する抵抗(R1)およ
びコンデンサ(C1)と、上記ランジスタ(Tr)のエミツ
タ電圧(R)を立下がり時に所定の電圧に保持するダイ
オード(D1)およびコンデンサ(C2)とからなり、かつ
電源(12)の電圧(A)の立上がり時および立下がり時
に上記トランジスタ(Tr)のコレクタ出力電圧(D)を
ハイにして出力する。つまり、パルスを発生する。[Prior Art] FIG. 3 shows a wiring diagram of a conventional spot killer circuit. In FIG. 3, (1) is a pulse generation circuit, and this pulse generation circuit (1) includes a grounded collector transistor (Tr),
When the base voltage (C) of the transistor (Tr) rises and falls, the resistor (R1) and capacitor (C1) that determine the time constants and the emitter voltage (R) of the transistor (Tr) fall It is composed of a diode (D1) and a capacitor (C2) that hold a specified voltage, and the collector output voltage (D) of the transistor (Tr) goes high when the voltage (A) of the power supply (12) rises and falls. And output. That is, a pulse is generated.
(2)は信号処理用ICで、ビデオ信号(以下、Y信号と
称す)とクロマ信号(以下、C信号と称す)とをR,G,B
の各信号に復調するものであり、Y信号入力端子
(7)、C信号入力端子(8)、R,G,Bの各信号出力端
子(14),(15),(16)、ブランキング入力端子
(3)、コントラスト制御電圧入力端子(6)および電
源電圧入力端子(5)を備えている。(4)は図示しな
いフライバツクトランス(以下、FBTと称す)からのブ
ランキングパルス出力端子で、上記信号処理用IC(2)
のブランキング入力端子(3)に接続されている。(2) is a signal processing IC for converting a video signal (hereinafter referred to as Y signal) and a chroma signal (hereinafter referred to as C signal) into R, G, and B
The signal is demodulated into the respective signals of Y, the Y signal input terminal (7), the C signal input terminal (8), the R, G, B signal output terminals (14), (15), (16), and blanking. An input terminal (3), a contrast control voltage input terminal (6) and a power supply voltage input terminal (5) are provided. (4) is a blanking pulse output terminal from a flyback transformer (hereinafter referred to as FBT) (not shown), which is the signal processing IC (2).
Is connected to the blanking input terminal (3).
(9)はブラウン管(以下、CRTと称す)、(10)はコ
ントラスト制御電圧入力端子、(11)はACL制御電圧入
力端子である。(9) is a cathode ray tube (hereinafter referred to as CRT), (10) is a contrast control voltage input terminal, and (11) is an ACL control voltage input terminal.
つぎに、上記構成の動作について説明する。Next, the operation of the above configuration will be described.
電源(12)がONになると、その電源電圧(A)は第4図
(a)の実線で示すように立上がる。これと同時にパル
ス発生回路(1)のトランジスタ(Tr)のエミツタ電圧
(B)が第4図(a)の点線で示すように立上がるのに
対し、トランジスタ(Tr)のベース電圧(C)は抵抗
(R1)およびコンデンサ(C1)の時定数により第4図
(a)の1点鎖線で示すようにゆつくりと立上がる。そ
のため、上記トランジスタ(Tr)はそのベース電圧
(C)の立上がりが完了するまでONをつづけ、トランジ
スタ(Tr)のコレクタ出力電圧(D)が第4図(b)の
ようにハイとなる。つまり、パルスが出力され、このパ
ルスが信号処理用IC(2)のブンランキング入力端子
(3)に入力され映像出力にブランキングがかけられ
る。これによつて、偏向系回路の動作が開始するまでY
信号がCRT(9)のカソードに入力されないので、スポ
ツト焼けが防止される。When the power supply (12) is turned on, the power supply voltage (A) rises as shown by the solid line in FIG. 4 (a). At the same time, the emitter voltage (B) of the transistor (Tr) of the pulse generation circuit (1) rises as shown by the dotted line in FIG. 4 (a), while the base voltage (C) of the transistor (Tr) changes. Due to the time constant of the resistor (R1) and the capacitor (C1), it rises slowly as shown by the one-dot chain line in Fig. 4 (a). Therefore, the transistor (Tr) continues to be turned on until the rise of the base voltage (C) is completed, and the collector output voltage (D) of the transistor (Tr) becomes high as shown in FIG. 4 (b). That is, a pulse is output, and this pulse is input to the bun-ranking input terminal (3) of the signal processing IC (2) to blank the video output. This allows Y until the operation of the deflection system circuit starts.
Since no signal is input to the cathode of the CRT (9), spot burning is prevented.
また、電極(12)がOFFになり、電源電圧(A)が第5
図(a)の実線で示すように立下がると同時に、上記パ
ルス発生回路(1)のトランジスタ(Tr)のベース電圧
(C)が第5図(a)の1点鎖線のように立下がるのに
対し、トランジスタ(Tr)のエミツタ電圧(B)は第5
図(a)の点線で示すように、ダイオード(D1)および
コンデンサ(C2)の働きによつて所定の電圧を保持して
トランジスタ(Tr)をONに保持し、トランジスタ(Tr)
のコレクタ出力電圧(D)は第5図(b)のようにな
る。これによつて、上記ブランキング入力端子(3)に
ハイ信号、つまり、パルスを送り、偏向系回路の動作が
停止する前に映像出力にブランキングをかけて、スポツ
ト焼けが防止される。Moreover, the electrode (12) is turned off, and the power supply voltage (A) becomes the fifth
At the same time as falling as shown by the solid line in FIG. 5A, the base voltage (C) of the transistor (Tr) of the pulse generating circuit (1) also falls as shown by the alternate long and short dash line in FIG. On the other hand, the emitter voltage (B) of the transistor (Tr) is the fifth
As shown by the dotted line in the figure (a), the diode (D1) and the capacitor (C2) keep the prescribed voltage and the transistor (Tr) ON.
The collector output voltage (D) is as shown in FIG. 5 (b). As a result, a high signal, that is, a pulse is sent to the blanking input terminal (3) to blank the video output before the operation of the deflection system circuit is stopped, and spot burning is prevented.
[発明が解決しようとする課題] 以上のように構成された従来のスポツトキラー回路は、
電源の立上がり時および立下がり時において、すでに説
明したように回路の時定数で定まる期間に映像出力にブ
ランキングをかけるのみであるから、映像出力のブラン
キング掃引時、つまり電源の立上がり時および立下がり
のある期間には、CRTの電子ビーム電流が流れない。そ
のため、電子ビーム電流が増大する時に、この電流を検
知し電流を制御する機能を果たすAutomatic Current Li
mitterすなわち、ACLはCRTの電子ビーム電流が流れない
ことに呼応してむしろコントラストを上げる制御をす
る。その結果、コントラスト制御電圧(F)が第2図の
点線で示すように上昇し、結果としてコントラスト制御
電圧が定常動作時の所定の電圧よりも上昇してしまう欠
点があった。このような状況において、特に電源の立下
がり時に、時定数に依存するパルス発生回路(1)のパ
ルスがなくなった時点で、CRTの偏向系回路の動作が既
に停止しておりかつ電子ビーム生成能力が未だ停止して
いないと、上記のように極めて大きくなったコントラス
ト制御電圧に応答してCRTに多大なスポツト状の電子ビ
ーム電流が流れ、CRTを焼損してしまうという欠点があ
った。[Problems to be Solved by the Invention] The conventional spot killer circuit configured as described above is
At power-up and power-down, the video output is only blanked during the period determined by the time constant of the circuit, as already explained, so during the video output blanking sweep, that is, at power-up and power-up. The electron beam current of the CRT does not flow during the falling period. Therefore, when the electron beam current increases, it detects the current and controls the current.
The mitter, that is, the ACL, controls to increase the contrast in response to the electron beam current of the CRT not flowing. As a result, the contrast control voltage (F) rises as shown by the dotted line in FIG. 2, and as a result, the contrast control voltage rises above a predetermined voltage during steady operation. In such a situation, the operation of the deflection system circuit of the CRT has already stopped and the electron beam generation capability has been reached when the pulse of the pulse generation circuit (1) depending on the time constant has disappeared, especially at the fall of the power supply. However, if it is not stopped, there is a drawback that a large spot-shaped electron beam current flows in the CRT in response to the extremely large contrast control voltage as described above, and the CRT is burned out.
この発明は上記のような問題点を解消するためになされ
たもので、電源の立上がり時および立下がり時におい
て、従来対策が見すごされていたACL制御に起因するブ
ランキング掃引時のコントラスト制御電圧の上昇をおさ
えることにより、スポツト焼けを確実に防止することが
できるスポツトキラー回路を提供することを目的とす
る。The present invention has been made to solve the above-mentioned problems, and the contrast control voltage at the time of blanking sweep due to the ACL control for which the conventional measures have been overlooked when the power supply rises and falls. It is an object of the present invention to provide a spot killer circuit which can surely prevent spot burning by suppressing the rise of the.
[課題を解決するための手段] この発明にかかるスポツトキラー回路は、映像信号のコ
ントラストを制御する制御電圧とACL(Automatic Curre
nt Limitter)制御電圧とからコントラスト制御電圧を
生成する制御電圧生成回路と、電源の立上がり時および
立下がり時に所定の時定数に依存してパルスを発生する
パルス発生回路と、前記パルス発生回路に接続され該パ
ルス発生回路で発生されたパルスにより映像出力にブラ
ンキングがかけられるブランキング入力端子と、前記制
御電圧生成回路に接続され該制御電圧生成回路で生成さ
れた前記コントラスト制御電圧を入力するコントラスト
制御電圧入力端子とを少なくとも有する信号処理用回路
と、前記信号処理用回路の前記コントラスト制御電圧入
力端子への前記コントラスト制御電圧の伝達経路に所定
の時定数を付与する時定数回路と、前記信号処理用回路
の前記コントラスト制御電圧入力端子に接続され、前記
パルス発生回路で発生されたパルスに応答してオン・オ
フすることにより、前記パルス発生時のブラウン管のブ
ランキング掃引時に前記コントラスト制御電圧を上昇さ
せるべく働く前記ACL制御電圧にかかわらず、前記コン
トラスト制御電圧を、前記パルスがある間および前記パ
ルスがなくなっても前記時定数回路の所定の時定数で定
まる所定の期間中は所定レベル以下に低下させるスイッ
チング回路とを備えて構成されている。[Means for Solving the Problems] A spot killer circuit according to the present invention includes a control voltage for controlling the contrast of a video signal and an ACL (Automatic Curre).
nt Limitter) A control voltage generation circuit that generates a contrast control voltage from a control voltage, a pulse generation circuit that generates a pulse depending on a predetermined time constant when the power supply rises and falls, and the pulse generation circuit. A blanking input terminal for blanking the video output by the pulse generated by the pulse generation circuit, and a contrast for inputting the contrast control voltage generated by the control voltage generation circuit and connected to the control voltage generation circuit. A signal processing circuit having at least a control voltage input terminal, a time constant circuit for giving a predetermined time constant to a transmission path of the contrast control voltage to the contrast control voltage input terminal of the signal processing circuit, and the signal. Generated by the pulse generator circuit, connected to the contrast control voltage input terminal of the processing circuit By turning on and off in response to the generated pulse, the contrast control voltage is changed to the pulse regardless of the ACL control voltage that acts to increase the contrast control voltage during blanking sweep of the cathode ray tube when the pulse is generated. And a switching circuit that lowers the level to a predetermined level or less during a certain period and during a predetermined period determined by a predetermined time constant of the time constant circuit even when the pulse disappears.
[作用] この発明によれば、電源ON、OFFにともなう電源電圧の
検出によりパルスを発生させ、このパルスにより映像出
力にブランキングをかけるとともに、このパルスをうけ
て信号処理用ICのコントラスト制御電圧を強制的に低下
させるべくスイッチング回路を新たに設け、従来例では
ブランキング掃引時に上昇するコントラスト制御電圧を
強制的にしぼる。そして、たとえこのパルスがなくなっ
ても時定数回路による時定数のためコントラス制御電圧
はすぐには立上がることが出来ない。このためパルスが
なくなってもコントラストを時定数で定まる所定の期間
低くおさえることが可能となるので、従来回路でのスポ
ツトキラー回路動作後、再びCRT上にスポツトが現われ
ることがなくなる。[Operation] According to the present invention, a pulse is generated by detecting the power supply voltage when the power supply is turned on and off, the image output is blanked by this pulse, and the contrast control voltage of the signal processing IC is received by this pulse. A switching circuit is newly provided in order to forcibly decrease the contrast control voltage, and in the conventional example, the contrast control voltage that rises during blanking sweep is forcibly reduced. Even if this pulse disappears, the contrast control voltage cannot rise immediately because of the time constant of the time constant circuit. For this reason, even if the pulse disappears, the contrast can be kept low for a predetermined period determined by the time constant, so that the spot does not appear again on the CRT after the operation of the spot killer circuit in the conventional circuit.
[発明の実施例] 以下、この発明の一実施例を図面にもとづいて説明す
る。[Embodiment of the Invention] An embodiment of the present invention will be described below with reference to the drawings.
第1図はこの発明の一実施例によるスポツトキラー回路
の結線図であり、同図において、(13)はスイツチング
回路で、このスイツチング回路(13)は電源(12)のO
N、OFF時、つまり電源電圧(A)の立上がり時および立
下がり時にパルス発生回路(1)により発生されたパル
スによつてコントラスト制御電圧を低下させるもので、
そのベースを上記パルス発生回路(1)の出力側に接続
させたスイツチングトランジスタ(Tr1)を有し、この
スイツチングトランジスタ(Tr1)のコレクタ側にコン
デンサ(C3)およびコントラスト制御電圧入力端子
(6)を接続している。その他の構成は第3図で示す従
来例と同一であるため、対応部分に同一の符号を付し
て、それらの詳しい説明を省略する。FIG. 1 is a connection diagram of a spot killer circuit according to an embodiment of the present invention. In FIG. 1, (13) is a switching circuit, and this switching circuit (13) is an O of a power supply (12).
At N, OFF, that is, when the power supply voltage (A) rises and falls, the contrast control voltage is lowered by the pulse generated by the pulse generation circuit (1).
It has a switching transistor (Tr1) whose base is connected to the output side of the pulse generation circuit (1), and a capacitor (C3) and a contrast control voltage input terminal (6) are provided on the collector side of this switching transistor (Tr1). ) Is connected. Since other configurations are the same as those of the conventional example shown in FIG. 3, corresponding parts are designated by the same reference numerals, and detailed description thereof will be omitted.
つぎに、上記構成の動作について説明する。Next, the operation of the above configuration will be described.
電源(12)のON、OFFにともなう電源電圧(A)の立上
がり時および立下がり時においてパルスを発生する動作
ならびにその発生パルスによつて映像出力にブランキン
グをかける動作は従来の場合とまつたく同様であるた
め、その説明は省略する。The operation of generating a pulse when the power supply voltage (A) rises and falls when the power supply (12) is turned on and off and the operation of blanking the video output by the generated pulse are the same as the conventional case. Since it is the same, the description is omitted.
ここで、上記電源電圧(A)の立上がり時および立下が
り時においてパルス発生回路(1)で発生されたパルス
出力(D)によつて、スイツチング(13)のトランジス
タ(Tr1)のベース電圧が上昇して、このトランジスタ
(Tr1)がONになる。このようにトランジスタ(Tr1)が
ONになると、そのコレクタ電位が下がるため、コントラ
スト制御電圧(E)が急速に低下してコントラストをし
ぼる。これにより、電源(12)のON、OFF時において
も、信号処理用IC(2)のコントラスト制御電圧入力端
子(6)への入力電圧(F)はローに保持されるので、
CRT(9)のスポツト焼けを防止することができる。特
にパルス発生回路(1)からのパルス出力(D)がなく
なりトランジスタ(Tr1)がOFFした後も、コンデンサ
(C3)やF点につながった抵抗などにより形成される時
定数のために入力端子(6)に与えられるコントラスト
制御電圧は所定の期間ローに保持されたままであり、こ
のため特に電源の立下がり時に、パルス発生回路(1)
からのパルス出力(D)がなくなった時点でCRTの偏向
系回路の動作が既に停止しておりかつ電子ビーム生成能
力が未だ停止していない場合でも、CRTにスポツト状の
電子ビーム電流はほとんど流れず、CRTを焼損してしま
うことはない。Here, the base voltage of the transistor (Tr1) of the switching (13) rises due to the pulse output (D) generated by the pulse generation circuit (1) when the power supply voltage (A) rises and falls. Then, this transistor (Tr1) is turned on. In this way, the transistor (Tr1)
When turned on, the collector potential is lowered, so that the contrast control voltage (E) is rapidly lowered and the contrast is narrowed. As a result, the input voltage (F) to the contrast control voltage input terminal (6) of the signal processing IC (2) is held low even when the power supply (12) is turned on and off.
It is possible to prevent spot burning of the CRT (9). Especially after the pulse output (D) from the pulse generation circuit (1) disappears and the transistor (Tr1) turns off, the input terminal ((3) due to the time constant formed by the capacitor (C3) and the resistor connected to the F point, etc. The contrast control voltage applied to 6) is kept low for a predetermined period of time, so that the pulse generation circuit (1) is turned on especially when the power supply falls.
Even if the operation of the deflection system circuit of the CRT is already stopped when the pulse output (D) from the CRT disappears and the electron beam generation capability is not yet stopped, the spotted electron beam current almost flows through the CRT. No, the CRT is not burned out.
[発明の効果] 以上のように、この発明によれば、電源の立上がり時お
よび立下がり時に発生したパルスにより映像出力にブラ
ンキングをかけるだけでなく、テレビジョン受像機の表
示画面のコントラストを制御するコントラスト制御電圧
も低下させることで、ACL制御が働く場合においてもス
ポツト焼けを確実に防止することができる。また、従来
の回路に簡単なスイツチング回路を付加するだけでよい
から、確度の高いスポツト焼け対策を安価に実現するこ
とができる。[Effects of the Invention] As described above, according to the present invention, not only the video output is blanked by the pulses generated when the power supply rises and falls, but also the contrast of the display screen of the television receiver is controlled. By lowering the contrast control voltage to be applied, spot burn can be surely prevented even when the ACL control works. Further, since it suffices to add a simple switching circuit to the conventional circuit, it is possible to realize a highly accurate countermeasure against spot burning at low cost.
第1図はこの発明の一実施例によるスポツトキラー回路
の結線図、第2図は電源の立上がり立下がり時および定
常動作時のコントラスト制御電圧と入力電圧との相関を
示す特性図、第3図は従来のスポツトキラー回路の結線
図、第4図は電源立上がり時におけるパルス発生回路の
動作を説明する電圧波形図、第5図は電源立下がり時に
おけるパルス発生回路の動作を説明する電圧波形図であ
る。 (1)……パルス発生回路、(2)……信号処理用IC、
(3)……ブランキング入力端子、(6)……コントラ
スト制御電圧入力端子、(9)……CRT、(11)……ACL
制御電圧入力端子、(13)……スイツチング回路。 なお、図中の同一符号は同一または相当部分を示す。FIG. 1 is a connection diagram of a spot killer circuit according to an embodiment of the present invention, and FIG. 2 is a characteristic diagram showing a correlation between a contrast control voltage and an input voltage when the power supply rises and falls and in a steady operation. Is a wiring diagram of a conventional spot killer circuit, FIG. 4 is a voltage waveform diagram for explaining the operation of the pulse generation circuit at the rise of the power supply, and FIG. 5 is a voltage waveform diagram for explaining the operation of the pulse generation circuit at the fall of the power supply. Is. (1) …… Pulse generation circuit, (2) …… Signal processing IC,
(3) …… Blanking input terminal, (6) …… Contrast control voltage input terminal, (9) …… CRT, (11) …… ACL
Control voltage input terminal, (13) ... Switching circuit. The same reference numerals in the drawings indicate the same or corresponding parts.
Claims (1)
圧とACL(Automatic Current Limitter)制御電圧とか
らコントラスト制御電圧を生成する制御電圧生成回路
と、 電源の立上がり時および立下がり時に所定の時定数に依
存してパルスを発生するパルス発生回路と、 前記パルス発生回路に接続され該パルス発生回路で発生
されたパルスにより映像出力にブランキングがかけられ
るブランキング入力端子と、前記制御電圧生成回路に接
続され該制御電圧生成回路で生成された前記コントラス
ト制御電圧を入力するコントラスト制御電圧入力端子と
を少なくとも有する信号処理用回路と、 前記信号処理用回路の前記コントラスト制御電圧入力端
子への前記コントラスト制御電圧の伝達経路に所定の時
定数を付与する時定数回路と、 前記信号処理用回路の前記コントラスト制御電圧入力端
子に接続され、前記パルス発生回路で発生されたパルス
に応答してオン・オフすることにより、前記パルス発生
時のブラウン管のブランキング掃引時に前記コントラス
ト制御電圧を上昇させるべく働く前記ACL制御電圧にか
かわらず、前記コントラスト制御電圧を、前記パルスが
ある間および前記パルスがなくなっても前記時定数回路
の所定の時定数で定まる所定の期間中は所定レベルは以
下に低下させるスイッチング回路とを備えるスポツトキ
ラー回路。1. A control voltage generation circuit that generates a contrast control voltage from a control voltage that controls the contrast of a video signal and an ACL (Automatic Current Limitter) control voltage, and a predetermined time constant when the power supply rises and falls. A pulse generating circuit for generating a pulse depending on the pulse generating circuit, a blanking input terminal connected to the pulse generating circuit for blanking a video output by the pulse generated by the pulse generating circuit, and connected to the control voltage generating circuit A signal processing circuit having at least a contrast control voltage input terminal for inputting the contrast control voltage generated by the control voltage generation circuit, and the contrast control voltage applied to the contrast control voltage input terminal of the signal processing circuit. Constant circuit for giving a predetermined time constant to the transmission path of the signal, and the signal processing circuit By connecting to the contrast control voltage input terminal and turning on / off in response to a pulse generated by the pulse generating circuit, it works to increase the contrast control voltage at the time of blanking sweep of the cathode ray tube when the pulse is generated. Regardless of the ACL control voltage, switching for decreasing the contrast control voltage to a predetermined level below during the pulse and during the predetermined period determined by the predetermined time constant of the time constant circuit even when the pulse disappears. Circuit with a spot killer circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63112922A JPH0750916B2 (en) | 1988-05-09 | 1988-05-09 | Spot killer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63112922A JPH0750916B2 (en) | 1988-05-09 | 1988-05-09 | Spot killer circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01282973A JPH01282973A (en) | 1989-11-14 |
| JPH0750916B2 true JPH0750916B2 (en) | 1995-05-31 |
Family
ID=14598845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63112922A Expired - Fee Related JPH0750916B2 (en) | 1988-05-09 | 1988-05-09 | Spot killer circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750916B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0556291A (en) * | 1991-08-26 | 1993-03-05 | Mitsubishi Electric Corp | Spot prevention circuit |
| US6894445B2 (en) * | 2001-08-31 | 2005-05-17 | Thomson Licensing S.A. | Cathode ray tube phosphor protection |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715568U (en) * | 1980-07-02 | 1982-01-26 | ||
| JPS6121172U (en) * | 1984-07-11 | 1986-02-07 | 富士通株式会社 | Video amplification circuit for cathode ray tube display device |
-
1988
- 1988-05-09 JP JP63112922A patent/JPH0750916B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01282973A (en) | 1989-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5130615A (en) | Television apparatus having kinescope spot burn protection circuit with extended grid cut-off time constant | |
| US3441669A (en) | Threshold control for sync separator noise protection circuit and for agc stage | |
| GB2190270A (en) | Television receiver | |
| JPH0750916B2 (en) | Spot killer circuit | |
| US5714843A (en) | CRT spot killer circuit responsive to loss of vertical synchronizing signal | |
| US4379310A (en) | Image tube suppression circuit | |
| US4642532A (en) | Projection TV deflection loss protection circuit | |
| US4645989A (en) | Frequency switching circuit for multiple scan rate video display apparatus | |
| KR920007153B1 (en) | Oscillator-freguency control interface circuit | |
| US4523233A (en) | Automatic bias control system with compensated sense point | |
| US4814880A (en) | Blanking circuit for use in a display apparatus which has a cathode-ray tube | |
| US5856730A (en) | Scan loss detector | |
| US4464611A (en) | Line cathode heating and protection circuit | |
| US4760450A (en) | Limiter circuit for preventing blooming in a video display terminal | |
| US3629645A (en) | Television receiver protective system for preventing screen burn | |
| JP3536291B2 (en) | Spot killer circuit | |
| US3778668A (en) | Automatic beam current limiter | |
| JPH03231567A (en) | Spot killer circuit | |
| JPS63129784A (en) | video display device | |
| US5111122A (en) | Video display high voltage protection circuit | |
| JPH0724852Y2 (en) | Beam current control circuit | |
| JPS5929427Y2 (en) | Television receiver display device | |
| KR830002172B1 (en) | Auto kinescope bias device | |
| KR800000931B1 (en) | Gating circuit for kinesco off driver with clamping circuit | |
| JPH0344711B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |