JPH0128323B2 - - Google Patents

Info

Publication number
JPH0128323B2
JPH0128323B2 JP8974580A JP8974580A JPH0128323B2 JP H0128323 B2 JPH0128323 B2 JP H0128323B2 JP 8974580 A JP8974580 A JP 8974580A JP 8974580 A JP8974580 A JP 8974580A JP H0128323 B2 JPH0128323 B2 JP H0128323B2
Authority
JP
Japan
Prior art keywords
output
capacitance
input point
counter
limiting circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8974580A
Other languages
English (en)
Other versions
JPS5714714A (en
Inventor
Tadashi Azegami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP8974580A priority Critical patent/JPS5714714A/ja
Priority to US06/275,510 priority patent/US4387601A/en
Priority to DE19813125664 priority patent/DE3125664A1/de
Priority to FR8112976A priority patent/FR2486232B1/fr
Publication of JPS5714714A publication Critical patent/JPS5714714A/ja
Publication of JPH0128323B2 publication Critical patent/JPH0128323B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
    • G01D5/241—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance by relative movement of capacitor electrodes
    • G01D5/2417—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance by relative movement of capacitor electrodes by varying separation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

【発明の詳細な説明】 本発明は、圧力、張力等の物理量変化に基ずく
物理的変位を、電気信号へ変換する容量式変位変
換装置に関するものである。
かゝる変位変換装置は、各種プロセスの流量ま
たは圧力等を検出し、電気信号へ変換のうえ、遠
隔の受信部等へ検出結果を伝送する場合等に用い
られており、回路構成を簡略化し製造コストを低
減するものとして、本出願人の別途出願による
「変位変換装置」（特願昭55−29246号）が提案さ
れている。
しかし、一般に使用されている容量式センサに
は、固定電極と可動電極との間に介在する不変成
分としての分布容量および、固定電極ならびに可
動電極とケースとの間に介在する分布容量が存在
し、これらの分布容量により変換特性が非直線的
となる問題を生じている。
本発明は、従来のかゝる問題点を根本的に解消
する目的を有し、回路構成が簡単であると共に、
想定し得るすべての分布容量による影響を排除す
ることのできる極めて効果的な、容量式変位変換
装置を提供するものである。
以下、実施例を示す図によつて本発明の詳細を
説明するが、まず、本発明の前提事項について説
明する。
第１図は、単一容量形センサの一例を示す断面
図であり、ケースＦの中に固定電極SPおよび可
動電極MPが収納され、可動電極MPへ検出すべ
き物理的変位に応じた機械的変位力Ｐが印加され
ると可動電極MPが移動するため、両電極SP、
MP間の静電容量C1が変化するものとなつてい
る。
第２図は、分布容量の存在を考慮した第１図の
等価回路であり、固定電極SPとケースＦとの間
の分布容量CS1および、可動電極MPとケースＦ
との間の分布容量CS2が介在するものとなつてお
り、これらの存在を考慮したうえで、変換装置を
構成する必要性が示されている。
第３図は、第１発明の実施例を示す回路図であ
り、第２図によつて示される等価回路の単一容量
形センサに対して適用されるものとなつている。
すなわち、FET（Field Effect Transistor・）
Q1〜Q4によつて構成されたCMOS
（Complementary Metal Oxide
Semiconductor・）形の第１および第２インバー
タG1，G2は、互に縦続接続されていると共に、
第２インバータG2の出力と第１インバータG1の
入力との間へ、静電容量として単一容量形センサ
CSが直列に挿入されており、第１インバータG1
の入出力間には定値電流制限回路CCが接続され
ている。
こゝで縦続接続された第１、第２インバータ
G1，G2は増幅手段を形成しており、インバータ
G2の出力から静電容量への接続は、インバータ
G1の入力点の信号と同相の増幅手段出力を帰還
する帰還手段を形成する。
又定値電流制限回路は、G1の入力点の信号と
は逆相の増幅手段出力と入力点との間に接続され
ることを要件とするものである。
従つてG1としてオペレーシヨナルアンプ又は
シユミツトトリガ等の非反転増幅器を用いてその
出力を静電容量に帰還すると共にその増幅器出力
をインバータで受け、このインバータ出力とG1
の入力点との間に定値電流制限回路を設ける構成
とすることも可能である。
第４図は、定値電流制限回路CCの一例を示す
回路図であり、FET・Q5，Q6のドレイン・ソー
ス間を直列に接続のうえ、抵抗器R1，R2へ通ず
る電流によつて生ずる抵抗器R1，R2の端子電圧
をゲートへ負帰還として与え、双方向性の定値電
流制限回路を構成している。
尚定値電流制限回路は上記構成の他に一対の単
方向の定値電流制限回路を逆並列接続した構成で
も良く、又一方向のみを定値電流制限回路で構成
し他方向をダイオード等のスイツチング素子で構
成することも可能である。
また、各インバータG1，G2は、CMOS形を用
いることにより、電源電圧Ｅとほゞ等しい波高値
の出力を生ずるものとなつており、単一容量形セ
ンサCSの静電容量C1に応じた周期により発振動
作が行なわれる。
すなわち、第３図における各部の波形を第５図
に示すとおり、第２インバータG2が出力Ａを
“Ｈ”（高レベル）とし、電圧＋Ｅを生じていると
きには、その立上りにより静電容量C1と分布容
量CS2との直列回路が急速に充電され、分布容量
CS2の端子電圧が急激に一定電圧へ達することに
より、第５図Ｂのとおりほゞ垂直に立上る。
なお、このときの充電動作においては、第２イ
ンバータG2の出力インピーダンスが極めて小さ
いため、分布容量CS1の存在が無関係となる。
また、このとき、端子Ｃに入力の接続された第
１インバータG1の出力Ｃは“Ｌ”（低レベル）に
なつていると共に、第１インバータG1の入出力
間に定値電流制限回路CCが接続されているため、
分布容量CS2の充電々荷は定値電流制限回路CCお
よび第１インバータG1の出力インピーダンスを
介して直ちに放電を開始するが、この放電々流が
定値電流制限回路CCにより一定電流値に規制さ
れることにより、直線的に出力Ｂが低下する。
出力Ｂが、第１インバータG1の出力が反転す
るスレシホールドレベルVTHまで低下すると、第
１インバータG1の出力Ｃが“Ｈ”へ転じ、これ
によつて第２インバータG2の出力Ａは“Ｌ”と
なるため、分布容量CS2の残留電荷が静電容量C1
を介して急速に放電し、出力Ｂが垂直に低下した
後、出力Ｃの“Ｈ”により、定値電流制限回路
CCを経る定電流によつて分布容量CS2が充電され
るものとなり、出力Ｂが直線的に上昇する。
出力ＢがスレシホールドレベルVTHに達する
と、第１インバータG1の出力Ｃが“Ｌ”へ転じ、
これによつて第２インバータG2の出力Ａは“Ｈ”
となるため、再び第２インバータG2からの充電
が行なわれ、以上の動作を反復する。
こゝで、スレシホールドレベルVTHを基準とし
た分布容量CS2の端子電圧変化e1は、充電時に、
静電容量C1と分布容量CS2とのインピーダンス比
によつて、第２インバータG2の出力波高値Ｅを
分圧したものとなるため、次式によつて示され
る。
e1＝C1／C1＋CS2・Ｅ ………(1) また、端子電圧変化e1がスレシホールドレベル
VTHまで減少するのに必要とする時間t1は、定値
電流制限回路CCにより規制される一定値の放
電々流をｉとすれば、次式のものとなる。
ｉ・t1＝e1（C1＋CS2） ………(2) (1)、(2)式からt1を求めると、 t1＝C1・Ｅ／ｉ ………(3) なお、充放電が反復される中に、分布容量CS2
には、スレシホールドレベルVTHに応じた電荷が
基準電位として定められ、これを中心として充放
電が行なわれるため、充電側の端子電圧変化e1と
放電側の端子電圧変化e2とは等しくなり、この端
子電圧変化e2分の充電を定値電流制限回路CCに
よる一定値の電流ｉによつて行なうことにより、
充電所要時間t2もt1と等しくなつて次式が成立す
る。
t1＝t2 ………(4) したがつて、発振周波数ｆは次式によつて示さ
れる。
ｆ＝１／t1＋t2＝ｉ／２・C1・Ｅ ………(5) また、電流ｉおよび電源電圧Ｅ等により定まる
定数をＫとすれば、 ｆ＝１／C1・Ｋ ………(6) となり、発振周波数ｆは静電容量C1に対応した
ものとなるため、分布容量CS1，CS2の影響が排除
される。
なお、静電容量C1と並列な分布容量CS3が存在
する場合には、これと等しい静電容量を有する補
償用のコンデンサCcpを、定値電流制限回路CCと
並列に接続すれば、充電時に分布容量CS3に対す
る補償充電がコンデンサCcpにより行なわれるた
め、後述のとおり分布容量CS3の影響も排除され
る。
第６図は、第２発明および第３発明の前提とな
る差動容量形センサの概念図であり、固定電極
SP1，SP2間に設けた可動電極MPが、検出すべ
き物理的変位に応じた機械的変位にしたがつて固
定電極SP1，SP2間を移動するため、これらによ
つて形成される第１および第２静電容量C1，C2
が差動的に変化するものとなつている。
第７図は、分布容量の存在を考慮した第６図の
等価回路であり、固定電極SP1，SP2とケースと
の間の分布容量CSG1，CSG2が端子Ａ，Ｂとアース
との間に介在すると共に、可動電極MPとケース
との間の分布容量CSG0が端子Ｃとアースとの間に
介在する一方、端子Ａ−ＣおよびＢ−Ｃ間には第
１および第２静電容量C1，C2と並列な分布容量
CSP1，CSP2が存在するものとなつている。
第８図は、差動容量式センサの一例を示す断面
図であり、ケースＦ中にリード線Ｌによつて支持
された固定電極SP1，SP2が設けてあると共に、
ガラス等の絶縁性封止材Ｉによつて基部が固定さ
れた可撓性の可動電極MPが設けてあり、その先
端部に印加される機械的変位力Ｐによつて可動電
極MPがたわむことにより、差動容量形センサを
構成する第１および第２静電容量C1，C2が差動
的に変化する。
なお、この場合には、リード線Ｌの端部Ltと可
動電極MPの基部との間に不変静電容量が形成さ
れ、これが第７図の分布容量CSP1，CSP2に相当す
るものとなつている。
したがつて、第９図のとおり、リード線Ｌの端
部Ltと可動電極MPの基部との間に、突出したシ
ールド部Ｓを設ければ、分布容量CSP1，CSP2の形
成が阻止されるため、これを無視することもでき
る。
第１０図は、第２発明および第３発明の実施例
を示すブロツク図であり、端子Ａ〜Ｃには第７図
および第９図の端子Ａ〜Ｃが接続されるものとな
つており、まず、分布容量CSP1，CSP2を無視のう
え動作の説明を行なう。
まず、カウンタCTのｎビツト目の出力がハイ
レベル“Ｈ”の状態にある場合について説明す
る。
この場合には、第１ゲートG2Aはインバータと
して動作しその出力はインバータG1の出力に応
じてこれとは逆相で変化する。一方、インバータ
G3の出力はローレベル“Ｌ”（ゼロレベル）にな
つているので、第２ゲートG2Bの出力はインバー
タG1の出力の状態にかかわらずハイレベル“Ｈ”
（電圧＋Ｅ）を維持したままである。
この状態において、インバータG1の出力Ｃが
ハイレベル“Ｈ”からローレベル“Ｌ”に反転す
ると、これにより第１ゲートG2Aの出力Ａがハイ
レベル“Ｈ”に急激に反転し一定電圧＋Ｅに達す
る（第５図Ａ参照）。この＋Ｅの電圧により第２
静電容量C2と分布容量CSG0の合成容量Ctと第１静
電容量C1との直列回路を直列充電する。
このレベル反転の際に行われる直列充電の等価
回路を第１１図に示す。
この場合に、第１ゲートG2Aおよび第２ゲート
G2Bの出力インピーダンスはいずれも極めて小さ
いので分布容量CSG1，CSG2は無視してある。
また、第１０図では、第２静電容量C2の一端
に一定値の＋Ｅの電圧が第２ゲートG2Bの出力と
して与えられているが第１１図に示す等価回路で
はこれは無視してある。
これは、この＋Ｅの電圧が第１静電容量C1お
よび分布容量CSG0の並列容量と第２静電容量C2と
で分圧されてインバータG1の入力端にバイアス
電圧として与えられるが、このバイアス電圧は後
述するように一定であり発振動作に影響を与えな
いからである。なお、第１静電容量C1と第２静
電容量C2の値はほぼ等しく分布容量 SG0はこれ等
に対して大きいので、バイアス点はほぼ＋Ｅ／２
の付近に設定される。
直列充電の開始により＋Ｅの電圧は第２静電容
量C2および分布容量CSG0の合成容量Ctと第１静電
容量C1との直列容量とを充電するが、この反転
の当初のインバータG1の入力端Ｃの最大電圧は
これ等の容量のインピーダンス比により決定され
る。
この充電の終了の後、定値電流制限回路CCに
よる放電が開始される。
直列充電の終了後は、インバータG1の入力端
はハイレベルになつているのでその出力Ｃはロー
レベル“Ｌ”であり（第５図Ｃのt1期間参照）、
インバータG1の入出力端間には定値電流制限回
路CCが接続されているので、分布容量CSG0と第
２静電容量C2の充電電荷は定値電流制限回路CC
とインバータG1の出力インピーダンスを介して
直ちに放電を開始するが、この放電電流は定値電
流制限回路CCにより一定の電流値に制限され、
インバータG1の入力端の電位は第５図Ｂに示す
ように直線的に低下する。
この放電は各容量に対して並列的に放電をする
（並列放電）が、この放電の際の等価回路を第１
２図に示す。
この等価回路においても第１１図に示す等価回
路と同じように第２静電容量C2の一端に第２ゲ
ートG2Bから＋Ｅの電圧が印加されているがこれ
は省略されている。
第１ゲートG2Aの出力のレベルの反転直後にお
いては、第２ゲートG2Bから印加される＋Ｅの電
圧によるＣ点つまりインバータG1の入力端のバ
イアス電圧は、第１１図の場合と同じように第１
静電容量C1および分布容量CSG0の並列容量と第２
静電容量C2とで分圧された分圧電圧となり、バ
イアス電圧に変更を来たさない。つまり、第２ゲ
ートG2Bから印加される＋Ｅの電圧は発振動作に
対して何等障害とはならない。
並列放電が継続され出力ＢがインバータG1の
出力が反転するスレシホールドレベルVTHまで低
下すると、インバータG1の出力Ｃが“Ｈ”に反
転しこれによつて第１ゲートG2Aの出力Ａは
“Ｌ”となるため、分布容量CSG0および第２静電
容量C2の残留電荷は急速に放電し、インバータ
G1の入力端の電位が垂直に低下する。
この電位低下によりインバータG1の出力は
“Ｈ”（第１ゲートG2Aの出力Ａは“Ｌ”）となる
ので、定値電流制限回路CCを介して一定電流で
第１２図に示す電流とは逆方向で分布容量CSGOお
よび第２静電容量C2を逆放電（充電）させる。
この逆放電の際の第２ゲートG2Bから印加され
る＋Ｅの電圧によるＣ点に対するバイアス電圧の
関係も電流の方向が逆の第１２図に示す等価回路
と同じ回路で示されるのでバイアス電圧に変更は
生じない。
この逆放電によりインバータG1の入力は直線
的に上昇する。スレシホールドレベルVTHに達す
るとインバータG1の出力Ｃは“Ｌ”に反転し、
これにより第１ゲートG2Aの出力Ａは“Ｈ”とな
るので、再び第１ゲートからの充電が行われ、第
３図と同様にこれ等の動作を反復する。
一方、インバータG1の出力ＣはカウンタCTに
よつてカウントされており、一定数のカウントが
行なわれるとカウント出力ｎが“Ｈ”から“Ｌ”
へ転じ、再び一定数のカウントを行なうまでこの
状態を維持するため、これがインバータG3を介
して第２ゲートG2Bへ与えられることにより、第
２ゲートG2Bがオンになると共に第１ゲートG2A
はオフになり、今度は端子Ｂ−Ｃ間において上述
と同様の充放電が反復して行なわれ、カウント出
力ｎが再び“Ｈ”に転すれば、第１ゲートG2Aが
オン、第２ゲートG2Bがオフとなつて、端子Ａ−
Ｃ間の充放電が行なわれる。
したがつて第１および第２ゲートG2A，G2Bが
交互にオンとなり、これに伴なつて端子Ａ−Ｃ間
およびＢ−Ｃ間の充放電動作が反復される。
この場合の第１ゲート、第２ゲートは、増幅手
段の同相出力を帰還手段を介して選択的に第１、
第２静電容量の一端へ接続する切換え手段を形成
している。従つてG1として非反転増幅器を用い
た場合は、第１、第２ゲートで形成される切換手
段は単純な切換えスイツチ回路で実現することも
可能である。
こゝで、スレシホールドレベルVTHを基準とし
た分布容量CSG0の端子電圧変化e1は、第１１図の
関係から分布容量CSG0と第２静電容量C2との合成
容量をCtとすれば、次式によつて示される。
e1＝C1／C1＋Ct・Ｅ ………(11) また、端子電圧変化e1がスレシホールドレベル
VTHまで減少するのに必要とする時間t1は、定値
電流制限回路CCによつて規正される一定値の放
電々流をｉとすれば、第１２図の関係から次式の
ものとする。
ｉ・t1＝e1（C1＋Ct） ………(12) (11)、(12)式からt1を求めると、 t1＝C1・Ｅ／ｉ ………（13） なお、充放電が反復される中に、分布容量CSG0
には、スレシホールドレベルVTHに応じた電荷が
基準電位として定められ、これを中心として充放
電が行なわれるため、充電側の端子電圧変化e1と
放電側の端子電圧変化e2とは等しくなり、この端
子電圧変化e2分の充電を定値電流制限回路CCに
よる一定値の電流ｉによつて行なうことにより、
充電所要時間t2もt1と等しくなつて次式が成立す
る。
t1＝t2 ………（14） これらの関係は、端子Ｂ−Ｃ間の充放電におい
ても同様であり、この場合には、第１１図、第１
２図の第１静電容量C1と第２静電容量C2とを入
替えた状態となり、（13）式は次式のものとなる。
t1＝C2・Ｅ／ｉ ………（15） したがつて、カウンタCTのカウント出力ｎか
ら得られるパルス信号の“Ｈ”期間は第１静電容
量C1に、“Ｌ”期間は第２静電容量C2に対応した
ものとなり、これを抵抗器R3とコンデンサC3と
の積分回路により平均化すれば、パルス信号のデ
ユーテイ比が求められるため、C1／（C1＋C2）
の演算結果となり、これが変換出力Eoとしての
電気信号になる。
第１３図および第１４図は、分布容量CSP1，
CSP2の存在を考慮した場合の第１１図および第１
２図と同様な等価回路であり、第１１図および第
１２図につき、(11)〜（13）式と同様に考察すれば
次式が得られる。
e1＝（C1＋CSP1）Ｅ／C1＋CSP1＋CSG0＋C2＋Ccp ＋Ccp・−Ｅ／C1＋CSP1＋CSG0＋C2＋Ccp………（16） ｉ・t1＝e1（Ccp＋CSP1＋C1＋C2＋CSG0）
………（17） たゞし、Ccpは第５図において定値電流制限回
路CCと並列に接続した補償用コンデンサであり、
これを分布容量CSP1と等しい容量値とすれば、第
１３図の充電状態において分布容量CSP1に対する
補償充電が補償用コンデンサCcpによつて行なわ
れるため、出力Ｃに与える分布容量CSP1の影響が
排除される。
したがつて、（16）、（17）式から次式が成立す
る。
t1＝（C1＋CSP1−Ccp）Ｅ／ｉ ………（18） こゝで、CSP1＝Ccpのため、（18）式は、 t1＝C1・Ｅ／ｉ ………（19） となり、（13）、（15）式と同様の結果が得られる。
なお、センサの構造上、CSP1≒CSP2の関係が得
られるため、同一の補償用コンデンサCcpにより
目的を達することができる。
すなわち、分布容量CSG1，CSG2，CSG0等の影響
が完全に排除されると共に、補償用コンデンサ
Ccpを付加すれば分布容量CSP1，CSP2の影響も排除
されるため、簡単な回路構成により分布容量
CSG1，CSG2，CSG0，CSP1，CSP2等の影響が無い直線
的な変換特性を得ることができる。
このほか、第１図に示す単一容量形センサを、
第１および第２静電容量C1，C2のいずれか一方
として用い、他方に固定の基準静電容量を用いて
も同様の目的を達することができる。
第１５図は、第４発明の実施例を示す回路図で
あり、差動容量形センサDS乃至抵抗器R3A，R3B
およびコンデンサC3A，C3Bによる積分回路は第１
０図と同様であるが、定値電流制限回路CCには、
第４図に対し、ドレインとソースとの接続を反対
としたものが用いられている。
また、積分回路の出力は、差動増幅器Ａを主体
とする２線式の出力部OTへ与えられており、差
動増幅器Ａにおいて、反転入力へ与えられた積分
回路の出力電圧と、抵抗器R4，R5および抵抗器
R6を介したポテンシヨメータRV1により設定さ
れる非反転入力の基準電圧との差が増幅され、こ
の出力によつてFET・Q7を制御し、２線式線路
が接続される線路端子LT1，LT2間の電流値を決
定している。
たゞし、FET・Q7および定電圧ダイオードZD
を通ずる電流は、帰還用のポテンシヨメータRV2
にも通じ、これに生ずる電圧を負帰還として抵抗
器R5を介したうえ、差動増幅器Ａの非反転入力
へ与えているため、同増幅器Ａの両入力間電圧が
ほゞ零となる点で、線路端子LT1，LT2間の電流
が平衡し、これによつて線路端子LT1，LT2間の
電流値が安定化される。
なお、線路端子LT1，LT2には、２線式線路を
介し、受信部からの電源電圧が印加されており、
これを定電圧ダイオードZDによつて安定化のう
え、各部の電源電圧VDDとして供給している。
このほか、線路端子LT1，LT2間の線路電流
は、工業計測の分野で規定されている変化範囲４
〜20ｍＡの統一信号となつており、差動容量形セ
ンサDSの平衡状態で線路電流が４ｍＡの基準電
流となる様、ポテンシヨメータRV1によつて調整
されると共に、変化範囲はポテンシヨメータRV2
により調整されるが、抵抗器R4〜R6による加算
回路を介して、各ポテンシヨメータRV1，RV2か
らの電圧が差動増幅器Ａへ与えられるため、基準
電流と変化範囲との調整が相互の干渉なしに行な
われる。
第１６図は、カウンタCTのカウント出力ｎか
ら得られるパルス信号を、正負両極性の複流信号
とする場合の回路図であり、出力部OTの構成が
第１５図とは若干異なつていると共に、カウンタ
CTに対し＋Ｅおよび−Ｅの両電源電圧が与えら
れている。
すなわち、出力部OTは、線路端子LT1，LT2
に与えられる電源電圧を、FET・Q8による定電
流回路および定電圧ダイオードZDにより安定化
のうえ、正負両電源電圧＋Ｅ、−Ｅとしており、
抵抗器R7，R8およびポテンシヨメータRV1によ
り設定される中間電圧を差動増幅器Ａの反転入力
へ与え、同増幅器Ａの動作基準電圧としていると
共に、カウンタCTのカウント出力ｎが“Ｈ”の
ときには＋Ｅの波高値、“Ｌ”のときには−Ｅの
波高値を有するパルス信号が生ずるものとなつて
いるため、これを抵抗器R3A，R3Bおよびコンデ
ンサC3A，C3Bからなる積分回路により平均化すれ
ば、パルス信号の“Ｈ”期間が第１５図の第１静
電容量C1に、“Ｌ”期間が第２静電容量C2に対応
することにより、（C1−C2）／（C1＋C2）の演算
が行なわれるものとなり、第１および第２静電容
量C1，C2の同方向かつ同等な変動が消去される。
この演算結果を示す積分回路の出力は、差動増
幅器Ａの非反転入力へ与えられ、反転入力の基準
電圧との差として増幅されたうえ、FET・Q7を
制御し、線路端子LT1，LT2間に通ずる電流値を
定めている。
また、FET・Q7の電流は、帰還用の抵抗器R10
にも通じ、これの端子電圧が抵抗器R9を介して
差動増幅器Ａの非反転入力へ負帰還として与えら
れており、これによつて、FET・Q7の電流値が
安定化される。
なお、カウンタCTとしてCMOS形のものを用
いれば、電源電圧＋Ｅ、−Ｅとほゞ等しい波高値
のパルス信号が得られるため、電源電圧＋Ｅ、−
Ｅを安定化することにより、パルス信号の波高値
も安定化され好適となる。
たゞし、この関係は第１５図のカウンタCTに
おいても同様である。
このほか、第１５図、第１６図のカウンタCT
として、フリツプフロツプ回路等の１ビツトカウ
ンタを用いてもよく、この場合には、第５図Ｃに
示すインバータG1の出力信号が１サイクル生ず
る毎に第１および第２ゲートG2A，G2Bのオン・
オフ切替えが行なわれる。
また、第１および第２ゲートG2A，G2Bならび
にインバータG1としてCMOS形以外のものを用
いてもよいが、CMOS形を用いれば前述の理由
により出力波高値が規制されるため、出力波高値
の規制上、別途にスイツチング回路等を用いる必
要が排除され、回路構成の簡略化が実現する。
たゞし、CMOS形の場合、一般に過入力阻止
用のダイオードが入力側に付加されているため、
入出力特性の直線領域内で動作させるには、イン
バータG1の入力と基準電位との間へ分圧用のコ
ンデンサを付加することが望ましい。
なお、第１および第２ゲートG2A，G2Bとして
ANDゲートとインバータとの組み合せを用いて
もよく、出力部OTには条件に応じたものを選定
すればよい等、本発明は種々の変形が自在であ
る。
以上の説明により明らかなとおり本発明によれ
ば、本質的に分布容量の影響を排除した変換特性
の変位変換装置が実現するため、各種物理量の遠
隔測定において多大な効果が得られる。
【図面の簡単な説明】
第１図は単一容量形センサの一例を示す断面
図、第２図は第１図の等価回路、第３図は第１発
明の実施例を示す回路図、第４図は定値電流制限
回路の一例を示す回路図、第５図は第３図におけ
る各部の波形を示す図、第６図は差動容量形セン
サの概念図、第７図は第６図の等価回路、第８図
は差動容量形センサの一例を示す断面図、第９図
はシールドを設けた場合の第８図と同様な断面
図、第１０図は第２発明および第３発明の実施例
を示すブロツク図、第１１図は充電時の等価回
路、第１２図は放電時の等価回路、第１３図およ
び第１４図は並列分布容量を考慮した場合の第１
１図および第１２図と同様な等価回路、第１５図
は第４発明の実施例を示す回路図、第１６図はカ
ウンタから複流パルス信号を得る場合の回路図で
ある。 G1……第１インバータ（インバータ）、G2……
第２インバータ、G2A……第１ゲート、G2B……
第２ゲート、C1……第１静電容量（静電容量）、
C2……第２静電容量、CC……定値電流制限回路、
CT……カウンタ、R3，R3A，R3B……抵抗器、
C3，C3A，C3B……コンデンサ、OT……出力部、
LT1，LT2……線路端子。

Claims (1)

  1. 【特許請求の範囲】 １ 検出すべき物理的変化に応じて変化する静電
    容量と、該静電容量の一端がその入力点に接続さ
    れた増幅手段と、上記入力の信号と同相の上記増
    幅手段の出力を上記静電容量の他端に低出力イン
    ピーダンスで帰還する帰還手段と、上記入力点の
    信号とは逆相の上記増幅手段の出力と上記入力点
    との間に接続された定値電流制限回路と、この定
    値電流制限回路の両端に接続された補償コンデン
    サとを具備した容量式変位変換器。 ２ 検出すべき物理的変化に応じて少なくとも一
    方が変化し各々の一端が共通接続された第１およ
    び第２静電容量と、上記共通接続点がその入力点
    に接続された増幅手段と、前記入力点の信号とは
    逆相の上記増幅手段の出力と上記入力点間に接続
    された定値電流制限回路と、この定値電流制限回
    路の両端に接続された補償コンデンサと、上記増
    幅手段の出力信号を一定数カウントするカウンタ
    と、該カウンタのカウント出力によつて上記入力
    点と同相の上記増幅手段の出力を帰還手段を介し
    て上記第１および第２静電容量の各々の他端に低
    出力インピーダンスで選択的に接続する切換手段
    とを具備した容量式変位変換器。 ３ 検出すべき物理的変化に応じて差動的に変化
    し各々の一端が共通接続された第１おび第２静電
    容量と、上記共通接続点がその入力点に接続され
    た増幅手段と、上記入力点の信号とは逆相の上記
    増幅手段の出力と上記入力点間に接続された定値
    電流制限回路と、この定値電流制限回路の両端に
    接続された補償コンデンサと、上記増幅手段の出
    力信号を一定数カウントするカウンタと、該カウ
    ンタのカウント出力によつて上記入力点と同相の
    上記増幅手段の出力を帰還手段を介して上記第１
    および第２静電容量の各々の他端に低出力インピ
    ーダンスで選択的に接続する切換手段とを具備し
    た容量式変位変換器。 ４ 検出すべき物理的変化に応じて差動的に変化
    し各々の一端が共通接続された第１および第２静
    電容量と、上記共通接続点がその入力点に接続さ
    れた増幅手段と、上記入力点の信号とは逆相の上
    記増幅手段の出力と上記入力点間に接続された定
    値電流制限回路と、この定値電流制限回路の両端
    に接続された補償コンデンサと、上記増幅手段の
    出力信号を一定数カウントするカウンタと、該カ
    ウンタのカウント出力によつて上記入力点と同相
    の上記増幅手段の出力を帰還手段を介して上記第
    １および第２静電容量の各々の他端に低出力イン
    ピーダンスで選択的に接続する切換手段と、上記
    カウンタのカウント出力から得られるパルス信号
    を平均化する積分回路と、該積分回路の出力を２
    線式線路に通ずる電流値へ変換する出力部とを具
    備した容量式変位変換装置。 ５ 増幅手段としてMOS形インバータを用いた
    ことを特徴とする特許請求の範囲第１項、第２
    項、第３項又は第４項記載の容量式変位変換装
    置。 ６ 切換手段としてCMOS形ゲートを用いたこ
    とを特徴とする特許請求の範囲第２項、第３項又
    は第４項記載の容量式変位変換装置。 ７ カウンタとしてCMOS形カウンタを用いた
    ことを特徴とする特許請求の範囲第２項、第３項
    又は第４項記載の容量式変位変換装置。
JP8974580A 1980-07-01 1980-07-01 Capacity type displacement converter Granted JPS5714714A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8974580A JPS5714714A (en) 1980-07-01 1980-07-01 Capacity type displacement converter
US06/275,510 US4387601A (en) 1980-07-01 1981-06-19 Capacitance type displacement conversion device
DE19813125664 DE3125664A1 (de) 1980-07-01 1981-06-30 Verstellwandlervorrichtung
FR8112976A FR2486232B1 (fr) 1980-07-01 1981-07-01 Dispositif de conversion de deplacement de type capacitif

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8974580A JPS5714714A (en) 1980-07-01 1980-07-01 Capacity type displacement converter

Publications (2)

Publication Number Publication Date
JPS5714714A JPS5714714A (en) 1982-01-26
JPH0128323B2 true JPH0128323B2 (ja) 1989-06-02

Family

ID=13979287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8974580A Granted JPS5714714A (en) 1980-07-01 1980-07-01 Capacity type displacement converter

Country Status (1)

Country Link
JP (1) JPS5714714A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140833A (ja) * 1984-12-14 1986-06-27 Tonichi Seisakusho:Kk トルクメ−タ

Also Published As

Publication number Publication date
JPS5714714A (en) 1982-01-26

Similar Documents

Publication Publication Date Title
US4387601A (en) Capacitance type displacement conversion device
US7605650B2 (en) Switched capacitor amplifier with higher gain and improved closed-loop gain accuracy
EP0341691B1 (en) Detection voltage output circuit of charge generation type sensing device
US20010020850A1 (en) Capacitance measurement circuit with digital output
US4417160A (en) Offset compensation apparatus for biasing an analog comparator
US4603308A (en) Temperature stable oscillator
JPH0128323B2 (ja)
GB1258176A (ja)
JPH0130084B2 (ja)
JPH0130085B2 (ja)
KR100296979B1 (ko) 센서회로
JPS6351248B2 (ja)
JPS6356926B2 (ja)
JPS6356925B2 (ja)
JPH0412813B2 (ja)
JPS62182619A (ja) 容量式変換装置
JP2723704B2 (ja) 定積分回路
JPS6217755B2 (ja)
JPH0130412B2 (ja)
JPH0511790B2 (ja)
JP2515814B2 (ja) 時定数回路
JPS58978Y2 (ja) チヤ−ジアンプ
JPS6119141B2 (ja)
JPH0431328B2 (ja)
JP5120080B2 (ja) アナログスイッチおよびスイッチトキャパシタフィルタ