JPH0130084B2

JPH0130084B2 -

Info

Publication number: JPH0130084B2
Application number: JP55106945A
Authority: JP
Inventors: Yoichi Kuroda
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1980-08-04
Filing date: 1980-08-04
Publication date: 1989-06-16
Also published as: JPS5730908A

Description

【発明の詳細な説明】本発明は、圧力、張力等の物理量変化に基ずく
物理的変位を、電気信号へ変換する容量式変位変
換装置に関するものである。

かかる変位変換装置は、各種プロセスの流量ま
たは圧力等を検出し、電気信号へ変換のうえ、遠
隔の受信部等へ検出結果を伝送する場合等に用い
られており、回路構成を簡略化し製造コストを低
減するものとして、本出願人の別途出願による
「変位変換装置」（特願昭55−29246号）が提案さ
れている。

しかし、一般に使用されている容量式センサに
は、固定電極と可動電極との間に介在する不変成
分としての分布容量および、固定電極ならびに可
動電極とケースとの間に介在する分布容量が存在
し、これらの分布容量により変換特性が非直線的
となる問題を生じている。

本発明は、従来のかかる問題点を根本的に解消
する目的を有し、回路構成が簡単であると共に、
想定し得るすべての分布容量による影響を排除す
ることのできる極めて効果的な、容量式変位変換
装置を提供するものである。

以下、実施例を示す図によつて本発明の詳細を
説明するが、まず、本発明の前提事項について説
明する。

第１図は、単一容量形センサ（以下単にセンサ
と称す）CSの一例を示す断面図であり、ケース
Ｆの中に固定電極SPおよび可動電極MPが収納さ
れ、可動電極MPへ検出すべき物理的変位に応じ
た機械的変位力Ｐが印加されると可動電極MPが
移動するため、流電極SP，MP間の静電容量C₁
が変化するものとなつている。

第２図は、分布容量の存在を考慮した第１図の
等価回路であり、固定電極SPとケースＦとの間
の分布容量Cs₁および、可動電極MPとケースＦ
との間の分布容量Cs₂が介在するものとなつてお
り、これらの存在を考慮したうえで、変換装置を
構成する必要性が示されている。

第３図は、第１発明の実施例を示す回路図であ
り、第２図によつて示される等価回路のセンサ
CSに対して適用されるものとなつている。

第３図において、センサCSの端子Ｃは定値電
流制限回路CCを介してスイツチ１の共通端子１
ｃに接続されると共に、比較器２の一方の入力端
子に接続され、比較器２の他方の入力端子には基
準電源３（出力電圧V₁）の正電圧端子が接続さ
れ、基準電源３の負電圧端子が接続され、また比
較器２の出力端が出力端子６に接続されている。
一方、センサCSの端子Ａはスイツチ４の共通端
子４ｃに接続され、スイツチ４端子４ｂおよびス
イツチ１の端子１ａが共に直流電源５（出力電圧
＋Ｅ）の正電圧端子に接続され、直流電源５の負
電圧端子が接地され、また、スイツチ４の端子４
ａ、スイツチ１の端子１ｂが共に接地されてい
る。

以上の構成において、スイツチ１および４は
各々、FET（電界効果トランジスタ）あるいはト
ランジスタ等からなる半導体スイツチであり、比
較器２の出力に基づいて連動動作するようになつ
ている。すなわち、比較器２の出力が“Ｈ”（高
レベル）のときは、図に実線にて示すように、ス
イツチ４の共通端子４ｃと端子４ｂ、スイツチ１
の共通端子１ｃと端子１ｂとが各々接続され、ま
た、比較器２の出力が“Ｌ”（低レベル）のとき
は、図に破線にて示すように、スイツチ４の共通
端子４ｃと端子４ａ、スイツチ１の共通端子１ａ
と端子１ａとが各々接続される。比較器２は、そ
の一方の入力端子に供給される電圧と、他方の入
力端子に供給される基準電源３の出力電圧とを比
較するもので、一方の入力端子に供給される電圧
が基準電源３の出力電圧より大の場合は“Ｈ”を
出力し、また小の場合は“Ｌ”を出力する。な
お、比較器２は直流電源５によつて駆動される。

また、第４図は、定値電流制限回路CCの一例
を示す回路図であり、FET、Q₅、Q₆のドレイ
ン・ソース間を直列に接続のうえ、抵抗器R₁，
R₂へ通ずる電流によつて生ずる抵抗器R₁，R₂の
端子電圧をゲートへ負帰還として与え、双方向性
の定値電流制限回路を構成している。

尚定値電流制限回路CCは上記構成の他に一対
の単方向の定値電流制限回路を逆並列接続した構
成でも良く、又一方向のみを定値電流制限回路で
構成し他方向をダイオード等のスイツチング素子
で構成することも可能である。

次に、第３図に示す回路の動作について説明す
る。いま、例えば比較器２の出力が“Ｈ”になつ
たとすると、スイツチ４および１が各々図に実線
にて示すように接続され、これにより、共通端子
４ｃの電圧(A)が＋Ｅに、共通端子１ｃの電圧(C)が
接地電位となる（第５図ＡおよびＣ参照）。そし
て、電圧(A)の立上りにより静電容量C₁と分布容
量Cs₂との直列回路が急速に充電され、分布容量
Cs₂の端子電圧が急激に一定電圧へ達することに
より、センサCSの端子Ｃの電圧(B)が略垂直に立
上る。（第５図Ｂ参照）。

なお、このときの充電動作においては、直流電
源５の出力インピーダンスが極めて小さいため、
分布容量Cs₁の存在が無関係となる。

また、このとき、分布容量Cs₂の充電々荷は定
値電流制限回路CCおよびスイツチ１を介して直
ちに放電を開始するが、この放電々流が定値電流
制限回路CCにより一定電流値に規制されること
により、直線的に電圧(B)が低下する。

電圧(B)が、基準電源３の圧力電圧（基準電圧）
V₁まで低下すると、比較器２の出力が“Ｌ”に
転じ、これにより、スイツチ４および１が各々図
に破線によつて示すように接続される。この結
果、電圧(A)が接地電位となり、また電圧(C)が＋Ｅ
となる。電圧(A)が接地電位になると、分布容量
Cs₂の残留電荷が静電容量C₁を介して急速に放電
し、電圧(B)が垂直に低下した後、電圧(C)の＋Ｅに
より、定値電流制限回路CCを経る定電流によつ
て分布容量Cs₂が充電されるものとなり、電圧(B)
が直線的に上昇する。

電圧(B)が基準電圧V₁に達すると、比較器２の
出力が“Ｈ”に転じ、これによりスイツチ４およ
び１が各々図に実線によつて示すように接続され
る。これにより静電容量C₁および分布容量Cs₂が
再び充電され、また、以上の動作が反復される。

ここで、基準電圧V₁を基準とした分布容量CS₂
の端子電圧変化e₁は、充電時に、静電容量C₁と分
布容量Cs₂とのインピーダンス比によつて、電圧
＋Ｅを分圧したものとなるため、次式によつて示
される。

e₁＝C₁／C₁＋Cs₂・Ｅ ………(1) また、端子電圧変化e₁が基準電圧V₁まで減少
するのに必要とする時間t₁は、定値電流制限回路
CCにより規制される一定値の放電々流をｉとす
れば、次式のものとなる。

ｉ・t₁＝e₁（C₁＋Cs₂） ………(2) (1)、(2)式からt₁を求めると、 t₁＝C₁・Ｅ／ｉ ………(3) なお、充放電が反復される中に、分布容量Cs₂
には、基準電圧V₁に応じた電荷が基準電位とし
て定められ、これを中心として充放電が行なわれ
るため、充電側の端子電圧変化e₁と放電側の端子
電圧変化e₂とは等しくなり、この端子電圧変化e₂
分の充電を定値電流制限回路CCによる一定値の
電流ｉによつて行なうことにより、充電所要時間
t₂もt₁と等しくなつて次式が成立する。

t₁＝t₂ ………(4) したがつて、出力端子６に得られる発振出力の
周波数ｆは次式によつて示される。

ｆ＝１／t₁＋t₂＝ｉ／２・C₁・Ｅ ………(5) また、電流ｉおよび電源電圧Ｅ等により定まる
定数をＫとすれば、ｆ＝１／C₁・Ｋ ………(6) となり、発振周波数ｆは静電容量C₁に対応した
ものとなるため、分布容量Cs₁，Cs₂の影響が排除
される。

なお、静電容量C₁と並列な分布容量Cs₃が存在
する場合には、これと等しい静電容量を有する補
償のコンデンサCspを、定値電流制限回路CCと
並列に接続すれば、充電時に分布容量Cs₃に対す
る補償充電がコンデンサCcpにより行なわれるた
め、後述のとおり分布容量Cs₃の影響も排除され
る。

また、第３図に示す回路の具体的実施例を第１
７図に示す。この図において、FET１，２は
各々Ｐチヤンネル・エンハンスメント型・MOS
−FET、Ｎチヤンネル・エンハンスメント型・
MOS−FETであり、また、FET３，４は各々Ｎ
チヤンネルＪ−FET、Ｐチヤンネル・Ｊ−FET
である。

第６図は、第２発明の前提となる差動容量形セ
ンサDSの概念図であり、固定電極SP₁，SP₂間に
設けた可動電極MPが、検出すべき物理的変位に
応じた機械的変位にしたがつて固定電極SP₁，
SP₂間を移動するため、これらによつて形成され
る第１および第２静電容量C₁，C₂が差動的に変
化するものとなつている。

第７図は、分布容量の存在を考慮した第６図の
等価回路であり、固定電極SP₁，SP₂とケースと
の間の分布容量CsG₁，CsG₂が端子Ａ，Ｂとアー
スとの間に介在すると共に、可動電極MPとケー
スとの間の分布容量CsG₀が端子Ｃとアースとの
間に介在する一方、端子Ａ−ＣおよびＢ−Ｃ間に
は第１および第２静電容量C₁，C₂と並列な分布
容量Csp₁、Csp₂が存在するものとなつている。

第８図は、差動容量形センサDSの一例を示す
断面図であり、ケースＦ中にリード線Ｌによつて
支持された固定電極SP₁，SP₂が設けてあると共
に、ガラス等の絶縁性封止材Ｉによつて基部が固
定された可撓性の可動電極MPが設けてあり、そ
の先端部に印加される機械的変位力Ｐによつて可
動電極MPがたわむことにより、差動容量形セン
サを構成する第１および第２静電容量C₁，C₂が
差動的に変化する。

なお、この場合には、リード線Ｌの端部Ltと
可動電極MPの基部との間に不変静電容量が形成
され、これが第７図の分布容量Csp₁，Csp₂に相
当するものとなつている。

したがつて、第９図のとおり、リード線Ｌの端
部Ltと可動電極MPの基部との間に、突出したシ
ールド部Ｓを設ければ、分布容量Csp₁，Cps₂の
形成が阻止されるため、これを無視することもで
きる。

第１０図は、第２発明の実施例を示すブロツク
図であり、この図において第３図の各部に対応す
る部分には同一の符号を付し、説明を省略する。
第１０図において、差動容量形センサ（以下、単
にセンサと称す）DSの端子Ａは、FETあるいは
トランジスタ等から構成されるスイツチ８の端子
８ａに接続され、センサSCSの端子Ｃが比較器２
の一方の入力端子と定値電流制限回路CCとの接
続点に接続され、センサDSの端子Ｂがスイチ８
の端子８ｂに接続され、またスイツチ８の共通端
子８ｃがスイツチ４の共通端子４ｃに接続されて
いる。一方、比較器２の出力はｎ進のカウンタ
CTのクロツク端子CLへ供給され、カウンタCT
のカウント出力ｎが抵抗R₃およびコンデンサC₃
から構成される積分回路９を介して、出力端子１
０から出力される。また、前述したスイツチ８は
カウンタCTのカウント出力ｎによつて切換制御
が行なわれる。すなわち、カウント出力ｎが
“Ｌ”のときは、図に実線にて示すように、スイ
ツチ８の共通端子８ｃと端子８ａとが接続され、
また、カウント出力ｎが“Ｈ”のときは、図に破
線にて示すように、スイツチ８の共通端子８ｃと
端子８ｂとが接続される。なお、カウンタCTも
比較器２と同様に直流電源５によつて駆動され
る。

次に、上記構成になる回路の動作について説明
する。なお、以下の説明においては分布容量
Csp₁，Csp₂を無視するものとする。

まず、電源を投入すると同時にカウンタCTを
リセツトすると、同カウンタCTのカウント出力
ｎが“Ｌ”となり、スイツチ８が図に実線にて示
すように接続される。またこの時、比較器２の出
力が“Ｈ”にあるとすると、スイツチ４および１
が各々図に実線にて示すように接続される。この
結果、センサDSの端子Ａに得られる電圧(A)が急
激に＋Ｅに立上り（第５図Ａ参照）、その立上り
により第１静電容量C₁と分布容量CsG₀とが直列
に充電され、第１および第２静電容量C₁，C₂の
共通接続点すなわち端子Ｃの電圧(B)が急激に一定
電圧へ達し第５図Ｂのとおり垂直に立上る。

なお、このとき充電の行なわれる等価回路は第
１１図のとおりになるが、直流電源５の出力イン
ピーダンスが極めて小さいため分布容量CsG₁の
存在が無関係になると共に、分布容量CsG₀と並
列に第２静電容量C₂および分布容量CsG₂が挿入
された形となつており、端子Ｃの最大電圧は、第
１静電容量C₁と〔分布容量CsG₀、第２静電容量
C₂および分布容量CsG₂から構成される回路〕と
のインピーダンス比によつて決定される。

また、このとき、分布容量CsG₀、第２静電容
量C₂および分布容量CsG₂の充電々荷は定値電流
制限回路CCおよびスイツチ１を介して直ちに放
電を開始するが、この放電々流は定値電流制限回
路CCにより一定電流値に規制されることにより、
直線的に電圧(B)が低下する。

なお、このときには、未だ電圧(A)が＋Ｅにあ
り、第１静電容量C₁の充電々流も定値電流制限
回路CCを通ずるため、定値電流制限回路CCを通
ずる電流に着目して考案すれば、このときの等価
回路は第１２図のとおりになる。

電圧(B)が低下し、基準電圧Ｖに達すると、比較
器２の出力が“Ｌ”に転じ、これにより、スイツ
チ４および１が各々図に破線によつて示すように
接続され、電圧(C)が＋Ｅに、また電圧(A)が接地電
位になる。この結果、分布容量CsG₀、第２静電
容量C₂および分布容量CsG₂の残留電荷が第１静
電容量C₁を介しして急速に放電し、電圧(B)が垂
直に低下した後、電圧(C)の＋Ｅにより、定値電流
制限回路CCを経て定電流によつて分布容量
CsG₀、第２静電容量C₂および分布容量CsG₂が充
電されるものとなり、電圧(B)が直線的に上昇す
る。

電圧(B)が基準電圧V₁に達すると、比較器２の
出力が“Ｈ”へ転じ、スイツチ４および１が図に
実線にて示すように接続され、再びスイツチ４を
通して充電が行なわれ、第３図と同様に以上の動
作を反復する。

一方、比較器２の出力はカウンタCTによつて
カウントされており、一定数のカウントが行なわ
るとカウント出力ｎが“Ｌ”から“Ｈ”へ転じ、
再び一定数のカウントが行なわれるまで、この状
態を維持する。この場合、カウント出力ｎが
“Ｈ”へ転じると、スイツチ８が図に破線にて示
すように接続され、今度は端子Ｂ−Ｃ間において
上述と同様の充放電が反復して行なわれる。そし
て、カウント出力ｎが再び“Ｌ”に転ずれば、ス
イツチ８が図に実線にて示すように接続され、再
び端子Ａ−Ｃ間の充放電が行なわれる。このよう
にして、端子Ａ−Ｃ間およびＢ−Ｃ間の充放電動
作が反復される。

ここで、基準電圧V₁を基準とした分布容量
CsG₀の端子電圧変化e₁は、第１１図の関係から
分布容量CsG₀、第２静電容量C₂および分布容量
CsG₂の合成容量をCtとすれば、次式によつて示
される。

e₁＝C₁／C₁＋Ct・Ｅ ………(7) また、端子電圧変化e₁が基準電圧V₁まで減少
するのに必要とする時間t₁は、定値電流制限回路
CCによつて規正される一定値の放電々流をｉと
すれば、第１２図の関係から次式のものとする。

ｉ・t₁＝e₁（C₁＋Ct） ………(8) (7)、(8)式からt₁を求めると、 t₁＝C₁・Ｅ／ｉ ………(9) また、充放電が反復される中に、分布容量
CsG₀には、基準電圧V₁に応じた電荷が基準電圧
として定められ、これを中心として充放電が行な
われるため、充電側の端子電圧変化e₁と放電側の
端子電圧変化e₂とは等しくなり、この端子電圧変
化e₂分の充電を定値電流制限回路CCによる一定
値の電流ｉによつて行なうことにより、充電所要
時間t₂もt₁と等しくなつて次式が成立する。

t₁＝t₂ ………(10) これらの関係は、端子Ｂ−Ｃ間の充放電におい
ても同様であり、この場合には、第１１図、第１
２図の第１静電容量C₁と第２静電容量C₂および
分布容量CsG₂とCsG₁を各々入替えた状態とな
り、(9)式は次式のものとなる。

t₁＝C₂・Ｅ／ｉ ………(11) したがつて、カウンタCTのカウント出力ｎか
ら得られるパルス信号の“Ｌ”期間は第１静電容
量C₁に、“Ｈ”期間は第２静電容量C₂に対応した
ものとなり、これを抵抗器R₃とコンデンサC₃と
の積分回路により平均化すれば、パルス信号のデ
ユーテイ比が求められるため、C₁／（C₁＋C₂）
の演算結果となり、これが変換出力E₀としての
電気信号になる。

第１３図および第１４図は、分布容量Csp₁，
Csp₂の存在を考慮した場合の第１１図および第
１２図と同様な等価回路であり、第１１図および
第１２図につき、(7)〜(9)式と同様に考察すれば次
式が得られる。

e₁＝（C₁＋Csp₁）Ｅ／C₁＋Csp₁＋Ct＋Ccp ＋Ccp・−Ｅ／C₁＋Csp₁＋Ct＋Ccp ………(12) ｉ・t₁＝e₁（Ccp＋Csp₁＋C₁＋Ct） ………（13）ただし、Ccpは第１０図において定値電流制限
回路CCと並列に接続した補償用コンデンサであ
り、これを分布容量Csp₁と等しい容量値とすれ
ば、第１３図の充電状態において分布容量Csp₁
に対する補償充電が補償用コンデンサCcpによつ
て行なわれるため、出力(C)に与える分布容量
Csp₁の影響が排除される。

したがつて、(12)、（13）式から次式が成立する。

t₁＝（C₁＋Csp₁−Ccp）Ｅ／ｉ ………（14）ここで、Csp₁＝Ccpのため、（14）式は、 t₁＝C₁・Ｅ／ｉ ………（15）となり、(9)、(11)式と同様の結果が得られる。

なお、センサの構造上、Csp₁≒Csp₂の関係が
得られるため、同一の補償用コンデンサCcpによ
り目的を達することができる。

すなわち、分布容量CsG₁，CsG₂，CsG₀等の影
響が完全に排除されると共に、補償用コンデンサ
Ccpを付加すれば分布容量Ccp₁，Csp₂の影響も排
除されるため、簡単な回路構成により分布容量
CsG₁，CsG₂，CsG₀，Csp₁，Csp₂等の影響が無い
直線的な変換特性を得ることができる。

このほか、第１図に示す単一容量形センサを、
第１および第２静電容量C₁，C₂のいずれか一方
として用い、他方に固定の基準静電容量を用いて
も同様の目的を達することができる。

また、静電容量C₁，C₂等の残留電荷の影響を
除去するために、第１０図において符号イによつ
て示す回路構成をとることも可能である。すなわ
ち、この図においてスイツチ８′はスイツチ８と
連動動作をするスイツチであり、その端子８′ａ
がセンサDSの端子Ｂに接続され、端子８′ｂがセ
ンサDSの端子Ａに接続され、また共通端子８′ｃ
が接地されている。そして、スイツチ８が図に実
線にて示すように接続された場合は、スイツチ
８′も実線にて示すように接続され、この結果、
静電容量C₂および分布容量CsG₂の残留電荷がス
イツチ８′を介して直ちに放電される。一方、ス
イツチ８が図に破線にて示すように接続された場
合は、スイツチ８′も破線にて示すように接続さ
れ、この結果、静電容量C₁および分布容量CsG₁
の残留電荷がスイツチ８′を介して直ちに放電さ
れる。

第１５図は、第２発明の別の実施例を示す回路
図であり、差動容量形センサDS乃至抵抗器R_3A，
R_3BおよびコンデンサC_3A，C_3Bによる積分回路は
第１０図と同様であるが、定値電流制限回路CC
には、第４図に対し、ドレインとソースとの接続
を反対としたものが用いられている。

また、積分回路の出力は、差動増幅器Ａを主体
とする２線式の出力部OTへ与えられており、差
動増幅器Ａにおいて、反転入力へ与えられた積分
回路の出力電圧と、抵抗器R₄，R₅および抵抗器
R₆を介したポテンシヨメータRV₁により設定さ
れる非反転入力の基準電圧との差が増幅され、こ
の出力によつてFET・Q₇を制御し、２線式線路
が接続される線路端子LT₁，LT₂間の電流値を決
定している。

ただし、FET・Q₇および定電圧ダイオードZD
を通ずる電流は、帰還用のポテンシヨメータRV₂
にも通じ、これに生ずる電圧を負帰還として抵抗
器R₅を介したうえ、差動増幅器Ａの非反転入力
へ与えているため、同増幅器Ａの両入力電圧がほ
ぼ零となる点で、線路端子LT₁，LT₂間の電流が
平衡し、これによつて線路端子LT₁，LT₂間の電
流値が安定化される。

なお、線路端子LT₁，LT₂には、２線式線路を
介し、受信部からの電源電圧が印加されており、
これを定電圧ダイオードZDによつて安定化のう
え、各部の電源電圧V_DDとして供給している。

このほか、線路端子LT₁、LT₂間の線路電流
は、工業計測の分野で規定されている変化範囲４
〜20ｍＡの統一信号となつており、差動容量形セ
ンサDSの平衡状態で線路電流が４ｍＡの基準電
流となる様、ポテンシヨメータRV₁によつて調整
されると共に、変化範囲はポテンシヨメータRV₂
により調整されるが、抵抗器₄〜R₆による加算回
路を介して、各ポテンシヨメータRV₁，RV₂から
の電圧が差動増幅器Ａへ与えられるため、基準電
流と変化範囲との調整が相互の干渉なしに行なわ
れる。

第１６図は、カウンタCTのカウント出力ｎか
ら得られるパルス信号を、正負両極性の複流信号
とする場合の回路図であり、出力部OTの構成が
第１５図とは若干異なつていると共に、カウンタ
CTに対し＋Ｅおよび−Ｅの両電源電圧が与えら
れている。

すなわち、出力部OTは、線路端子LT₁，LT₂
に与えられる電源電圧を、FET・Q₈による定電
流回路および定電圧ダイオードZDにより安定化
のうえ、正負両電源電圧＋Ｅ、−Ｅとしており、
抵抗R₇，R₈およびポテンシヨメータRV₁により
設定される中間電圧を差動増幅器Ａの反転入力へ
与え、同増幅器Ａの動作基準電圧としていると共
に、カウンタCTのカウント出力ｎが“Ｈ”のと
きには＋Ｅの波高値、“Ｌ”のときには−Ｅの波
高値を有するパルス信号が生ずるものとなつてい
るため、これを、抵抗器R_3A，R_3Bおよびコンデ
ンサC_3A，C_3Bからなる積分回路により平均化すれ
ば、パルス信号の“Ｈ”期間が第１５図の第１静
電容量C₁に、“Ｌ”期間が第２静電容量C₂に対応
することにより、（C₁−C₂）／（C₁＋C₂）の演算
が行なわれるものとなり、第１および第２静電容
量C₁，C₂の同方向かつ同等な変動が消去される。

この演算結果を示す積分回路の出力は、差動増
幅器Ａの非反転入力へ与えられ、反転入力の基準
電圧との差として増幅されたうえ、FET・Ｑを
制御し、線路端子LT₁，LT₂間に通ずる電流値を
定めている。

また、FET・Q₇の電流は、帰還用の抵抗器R₁₀
にも通じ、これの端子電圧が抵抗器R₉を介して
差動増幅器Ａの非反転入力へ負帰還として与えら
れており、これによつて、FET・Q₇の電流値が
安定化される。

なお、カウンタCTとしてはCMOS形のものを
用いれば、電源電圧＋Ｅ、−Ｅとほぼ等しい波高
値のパルス信号が得られるため、電源電圧＋Ｅ、
−Ｅを安定化することにより、パルス信号の波高
値も安定化され好適となる。

ただし、この関係は第１５図のカウンタCTに
おいても同様である。

このほか、第１５図、第１６図のカウンタCT
として、フリツプフロツプ回路等の１ビツトカウ
ンタを用いてもよく、この場合には、比較器２の
出力が１サイクル生ずる毎にスイツチ８の切換え
が行なわれる。

さらに、第１図、第１０図において、スイツチ
１，４を切換制御するために比較器２を用いてい
るが、これらスイツチ自体が精密な電圧比較機能
を持つ、例えばMOSFETの如きスイツチング素
子であれば、静電容量C₁，C₂の一端に得られる
電圧で直接切換制御でき、比較器２を省略するこ
とも可能である。尚、この場合にはカウンタCT
（第１０図並びに第１５図）は、スイツチ１，４
の切換周期に関連した周波波信号をカウントする
ことになる。

以上の説明により明らかなとおり本発明によれ
ば、本質的に分布容量の影響を排除した変換特性
の変位変換装置が実現するため、各種物理量の遠
隔測定において多大な効果が得られる。

【図面の簡単な説明】

第１図は単一容量形センサの一例を示す断面
図、第２図は第１図の等価回路、第３図は第１発
明の実施例を示す回路図、第４図は定値電流制限
回路の一例を示す回路図、第５図は第３図におけ
る各部の波形を示す図、第６図は差動容量形セン
サの概念図、第７図は第６図の等価回路、第８図
は差動容量形センサの一例を示す断面図、第９図
はシールドを設けた場合の第８図と同様な断面
図、第１０は第２発明の実施例を示すブロツク
図、第１１図は充電時の等価回路、第１２図は放
電時の等価回路、第１３図および第１４図は並列
分布容量を考慮した場合の第１１図および第１２
図と同様な等価回路、第１５図は第２発明の別の
実施例を示す回路図、第１６図はカウンタから複
流パルス信号を得る場合の回路図、第１７図は第
３図に示す回路の具体的回路例を示す回路図であ
る。１……スイツチ、２……比較器、４……スイツ
チ、８……スイツチ、C₁……静電容量（第１の
静電容量）、C₂……静電容量（第２の静電容量）、
CC……定値電流制限回路、CT……カウンタ、
Ccp……コンデンサ。

Claims

【特許請求の範囲】１検出すべき物理的変化に応じて変化する静電
容量と、この静電容量の第１電極の電圧と一定電
圧とを比較し、該第１電極の電圧が該一定電圧を
横切る毎に制御信号を出力する比較手段と、前記
制御信号によつて切換制御され、高、低２つの異
なつた電源電圧を前記静電容量の第２電極へ交互
に供給する第１の切換手段と、前記静電容量の第
１電極にその一方の端子が接続された定値電流制
限回路と、前記制御信号によつて切換制御され、
前記定値電流制限回路の他方の端子へ前記第１の
切換手段に対応して低、高２つの電源電圧を交互
に供給する第２の切換手段とを具備し、前記比較
手段の出力信号を検出信号として出力することを
特徴とする容量式変位変換装置。２前記定値電流制限回路と並列に分布容量補償
用コンデンサを接続したことを特徴とする特許請
求の範囲第１項記載の容量式変位変換装置。３検出すべき物理的変化に応じて少なくとも一
方が変化し、それぞれの一端が共通接続された第
１、第２の静電容量と、これら第１、第２の静電
容量の共通端子に得られる電圧と一定電圧とを比
較し、該共通端子の電圧が該一定電圧を横切る毎
に制御信号を出力する比較手段と、前記制御信号
によつて切換制御され、高、低２つの異なつた電
源電圧を第１の切換手段のコモン端子へ交互に供
給する第２の切換手段と、前記第１、第２の静電
容量の共通端子にその一方の端子が接続された定
値電流制限回路と、前記制御信号によつて切換制
御され、前記定値電流制限回路の他方の端子へ前
記第２の切換手段に対応して低、高２つの電源電
圧を交互に供給する第３の切換手段と、前記比較
手段から出力される制御信号をカウントするカウ
ンタとを具備し、前記カウンタの出力によつて前
記第１の切換手段が切換えられることを特徴とす
る容量式変位変換装置。４前記カウンタはCMOS形半導体素子を用い
て構成されていることを特徴とする特許請求の範
囲第３項記載の容量式変位変換装置。５前記定値電流制御回路と並列に分布容量補償
用コンデンサを接続したことを特徴とする特許請
求の範囲第３項または第４項記載の容量式変位変
換装置。