JPS6356925B2 - - Google Patents
Info
- Publication number
- JPS6356925B2 JPS6356925B2 JP1945081A JP1945081A JPS6356925B2 JP S6356925 B2 JPS6356925 B2 JP S6356925B2 JP 1945081 A JP1945081 A JP 1945081A JP 1945081 A JP1945081 A JP 1945081A JP S6356925 B2 JPS6356925 B2 JP S6356925B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- inverter
- capacitance
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006073 displacement reaction Methods 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000002194 synthesizing effect Effects 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 239000013256 coordination polymer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000007599 discharging Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 101100329534 Haloarcula marismortui (strain ATCC 43049 / DSM 3752 / JCM 8966 / VKM B-1809) csg1 gene Proteins 0.000 description 1
- 101100422777 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUR1 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001447 compensatory effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
- G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
- G01D5/241—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance by relative movement of capacitor electrodes
- G01D5/2417—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance by relative movement of capacitor electrodes by varying separation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/12—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in capacitance, i.e. electric circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
本発明は、圧力、張力等の物理量変化に基ずく
物理的変位を、電気信号へ変換する容量式変位変
換装置に関するものである。
物理的変位を、電気信号へ変換する容量式変位変
換装置に関するものである。
かかる変位変換装置は、各種プロセスの流量ま
たは圧力等を容量式センサによつて検出し、電気
信号へ変換のうえ、遠隔の受信部等へ検出結果を
伝送する場合等に用いられる。ところで、一般に
使用されている容量式センサには、固定電極と可
動電極との間に介在する不変成分としての分布容
量および、固定電極ならびに可動電極とケースと
の間に介在する分布容量が存在し、これらの分布
容量により変換特性が非直線的となる問題を生じ
ている。
たは圧力等を容量式センサによつて検出し、電気
信号へ変換のうえ、遠隔の受信部等へ検出結果を
伝送する場合等に用いられる。ところで、一般に
使用されている容量式センサには、固定電極と可
動電極との間に介在する不変成分としての分布容
量および、固定電極ならびに可動電極とケースと
の間に介在する分布容量が存在し、これらの分布
容量により変換特性が非直線的となる問題を生じ
ている。
そこで、この発明の出願人は、先にこの分布容
量が変換特性に与える影響を除去することができ
る「容量式変位変換装置」（特願昭55−101699号）
を出願している。以下、まずこの「容量式変位変
換装置」について説明する。
量が変換特性に与える影響を除去することができ
る「容量式変位変換装置」（特願昭55−101699号）
を出願している。以下、まずこの「容量式変位変
換装置」について説明する。
第１図はこの「容量式変位変換装置」において
用いられる差動容量形センサの概念図であり、固
定電極SP1，SP2間に設けた可動電極MPが、検
出すべき物理的変位に応じた機械的変位にしたが
つて固定電極SP1，SP2間を移動するため、これ
らによつて形成される第１および第２静電容量
C1，C2が差動的に変化するものとなつている。
用いられる差動容量形センサの概念図であり、固
定電極SP1，SP2間に設けた可動電極MPが、検
出すべき物理的変位に応じた機械的変位にしたが
つて固定電極SP1，SP2間を移動するため、これ
らによつて形成される第１および第２静電容量
C1，C2が差動的に変化するものとなつている。
第２図は、分布容量の存在を考慮した第１図の
等価回路であり、固定電極SP1，SP2とケースと
の間の分布容量CSG1，CSG2が端子Ａ，Ｂとアース
との間に介在すると共に、可動電極MPとケース
との間の分布容量CSG0が端子Ｃとアースとの間に
介在する一方、端子Ａ―ＣおよびＢ―Ｃ間には第
１および第２静電容量C1，C2と並列な分布容量
CSP1，CSP2が存在するものとなつている。
等価回路であり、固定電極SP1，SP2とケースと
の間の分布容量CSG1，CSG2が端子Ａ，Ｂとアース
との間に介在すると共に、可動電極MPとケース
との間の分布容量CSG0が端子Ｃとアースとの間に
介在する一方、端子Ａ―ＣおよびＢ―Ｃ間には第
１および第２静電容量C1，C2と並列な分布容量
CSP1，CSP2が存在するものとなつている。
第３図は、差動容量式センサーの一例を示す断
面図であり、ケースＦ中にリード線Ｌによつて支
持された固定電極SP1，SP2が設けてあると共に、
ガラス等の絶縁性封止材Ｉによつて基部が固定さ
れた可撓性の可動電極MPが設けてあり、その先
端部に印加される機械的変位力Ｐによつて可動電
極MPがたわむことにより、差動容量形センサを
構成する第１および第２静電容量C1，C2が差動
的に変化する。
面図であり、ケースＦ中にリード線Ｌによつて支
持された固定電極SP1，SP2が設けてあると共に、
ガラス等の絶縁性封止材Ｉによつて基部が固定さ
れた可撓性の可動電極MPが設けてあり、その先
端部に印加される機械的変位力Ｐによつて可動電
極MPがたわむことにより、差動容量形センサを
構成する第１および第２静電容量C1，C2が差動
的に変化する。
なお、この場合には、リード線Ｌの端部Ltと
可動電極MPの基部との間に不変静電容量が形成
され、これが第２図の分布容量CSP1，CSP2に相当
するものとなつている。
可動電極MPの基部との間に不変静電容量が形成
され、これが第２図の分布容量CSP1，CSP2に相当
するものとなつている。
第４図は、この先願による「容量式変位変換装
置」の第１の実施例を示すブロツク図であり、端
子Ａ〜Ｃには第２図および第３図の端子Ａ〜Ｃが
接続されるものとなつており、まず、分布容量
CSP1，CSP2を無視のうえ動作の説明を行なう。
置」の第１の実施例を示すブロツク図であり、端
子Ａ〜Ｃには第２図および第３図の端子Ａ〜Ｃが
接続されるものとなつており、まず、分布容量
CSP1，CSP2を無視のうえ動作の説明を行なう。
すなわち、第１および第２静電容量C1，C2へ
端子Ａ，Ｂを介して各個に出力が接続されている
反転出力の第１および第２ゲートG2A，G2B中の
G2Aが出力(A)を“Ｈ”とし、電圧＋Ｅを生じてい
るときには、その立上りにより第１静電容量C1
と分布容量CSG0とが直列に充電され、第１および
第２静電容量C1，C2の共通接続点すなわち端子
Ｃの電圧が急激に一定電圧へ達し、第５図Ｂのと
おりほぼ垂直に立上る。
端子Ａ，Ｂを介して各個に出力が接続されている
反転出力の第１および第２ゲートG2A，G2B中の
G2Aが出力(A)を“Ｈ”とし、電圧＋Ｅを生じてい
るときには、その立上りにより第１静電容量C1
と分布容量CSG0とが直列に充電され、第１および
第２静電容量C1，C2の共通接続点すなわち端子
Ｃの電圧が急激に一定電圧へ達し、第５図Ｂのと
おりほぼ垂直に立上る。
なお、このとき充電の行なわれる等価回路は第
６図のとおりになるが、第１ゲートG2Aの出力イ
ンピーダンスが極めて小さいため分布容量CSG1の
存在が無関係になると共に、分布容量CSG0と並列
に第２静電容量C2が挿入された形となつており、
端子Ｃの最大電圧は、第１静電容量C1と分布容
量CSG0および第２静電容量Ｃとのインピーダンス
比によつて決定される。
６図のとおりになるが、第１ゲートG2Aの出力イ
ンピーダンスが極めて小さいため分布容量CSG1の
存在が無関係になると共に、分布容量CSG0と並列
に第２静電容量C2が挿入された形となつており、
端子Ｃの最大電圧は、第１静電容量C1と分布容
量CSG0および第２静電容量Ｃとのインピーダンス
比によつて決定される。
また、このとき、端子Ｃに入力の接続されたイ
ンバータG1の出力(C)は“Ｌ”になつていると共
に、インバータG1の入出力間に定値電流制限回
路CCが接続されているため、分布容量CSG0およ
び第２静電容量C2の充電々荷は定値電流制限回
路CCおよびインバータG1の出力インピーダンス
を介して直ちに放電を開始するが、この放電電流
は定値電流制限回路CCにより一定電流値に規制
されることにより、直線的に出力(B)が低下する。
ンバータG1の出力(C)は“Ｌ”になつていると共
に、インバータG1の入出力間に定値電流制限回
路CCが接続されているため、分布容量CSG0およ
び第２静電容量C2の充電々荷は定値電流制限回
路CCおよびインバータG1の出力インピーダンス
を介して直ちに放電を開始するが、この放電電流
は定値電流制限回路CCにより一定電流値に規制
されることにより、直線的に出力(B)が低下する。
なお、このときには、末だ出力(A)が“Ｈ”であ
り（第５図参照）、第１静電容量C1の充電々流も
定値電流制限回路CCを通ずるため、定値電流制
限回路CCを通ずる電流に着目して考案すれば、
このときの等価回路は第７図のとおりになる。
り（第５図参照）、第１静電容量C1の充電々流も
定値電流制限回路CCを通ずるため、定値電流制
限回路CCを通ずる電流に着目して考案すれば、
このときの等価回路は第７図のとおりになる。
出力(B)が、インバータG1の出力が反転するス
レシホールドレベルVTHまで低下すると、インバ
ータG1の出力(C)が“Ｈ”へ転じ、これによつて
第１ゲートG2Aの出力(A)は“Ｌ”となるため、分
布容量CSG0および第２静電容量C2の残留電荷が第
１静電容量C1を介して急速に放電し、出力(B)が
垂直に低下した後、出力(C)の“Ｈ”により、定値
電流制限回路CCを経て定電流によつて分布容量
CSG0および第２静電容量C2が充電されるものとな
り、出力(B)が直線的に上昇する。
レシホールドレベルVTHまで低下すると、インバ
ータG1の出力(C)が“Ｈ”へ転じ、これによつて
第１ゲートG2Aの出力(A)は“Ｌ”となるため、分
布容量CSG0および第２静電容量C2の残留電荷が第
１静電容量C1を介して急速に放電し、出力(B)が
垂直に低下した後、出力(C)の“Ｈ”により、定値
電流制限回路CCを経て定電流によつて分布容量
CSG0および第２静電容量C2が充電されるものとな
り、出力(B)が直線的に上昇する。
出力(B)がスレシホールドレベルVTHに達する
と、インバータG1の出力(C)が“Ｌ”へ転じ（第
５図参照）、これによつて第１ゲートG2Aの出力
(A)は“Ｈ”となるため、再び第１ゲートG2Aから
の充電が行なわれ、以下、上記の動作を反復す
る。
と、インバータG1の出力(C)が“Ｌ”へ転じ（第
５図参照）、これによつて第１ゲートG2Aの出力
(A)は“Ｈ”となるため、再び第１ゲートG2Aから
の充電が行なわれ、以下、上記の動作を反復す
る。
一方、インバータG1の出力(C)はカウンタCTに
よつてカウントされており、一定数のカウントが
行なわれるとカウント出力ｎが“Ｈ”から“Ｌ”
へ転じ、再び一定数のカウントを行なうまでこの
状態を維持するため、これがインバータG3を介
して第２ゲートG2Bへ与えられることにより、第
２ゲートG2Bがオンになると共に第１ゲートG2A
はオフになり、今度は端子Ｂ―Ｃ間において上述
と同様の充放電が反復して行なわれ、カウント出
力ｎが再び“Ｈ”に転ずれば、第１ゲートG2Aが
オン、第２ゲートG2Bがオフとなつて、端子Ａ―
Ｃ間の充放電が行なわれる。
よつてカウントされており、一定数のカウントが
行なわれるとカウント出力ｎが“Ｈ”から“Ｌ”
へ転じ、再び一定数のカウントを行なうまでこの
状態を維持するため、これがインバータG3を介
して第２ゲートG2Bへ与えられることにより、第
２ゲートG2Bがオンになると共に第１ゲートG2A
はオフになり、今度は端子Ｂ―Ｃ間において上述
と同様の充放電が反復して行なわれ、カウント出
力ｎが再び“Ｈ”に転ずれば、第１ゲートG2Aが
オン、第２ゲートG2Bがオフとなつて、端子Ａ―
Ｃ間の充放電が行なわれる。
したがつて、第１および第２ゲートG2A，G2B
が交互にオンとなり、これに伴なつて端子Ａ―Ｃ
間およびＢ―Ｃ間の充放電動作が反復される。
が交互にオンとなり、これに伴なつて端子Ａ―Ｃ
間およびＢ―Ｃ間の充放電動作が反復される。
この場合の第１ゲート、第２ゲートは、増幅手
段の同相出力を帰還手段を介して選択的に第１、
第２静電容量の一端へ接続する切換え手段を形成
している。従つてG1として非反転増幅器を用い
た場合は、第１、第２ゲートで形成される切換手
段は単純な切換えスイツチ回路で実現することも
可能である。
段の同相出力を帰還手段を介して選択的に第１、
第２静電容量の一端へ接続する切換え手段を形成
している。従つてG1として非反転増幅器を用い
た場合は、第１、第２ゲートで形成される切換手
段は単純な切換えスイツチ回路で実現することも
可能である。
第８図はこのような概念を示す実施例であり、
SWがカウンタCTの出力で制御される切換えス
イツチを示す。
SWがカウンタCTの出力で制御される切換えス
イツチを示す。
ここで、スレツシユホールドレベルVTHを基準
とした分布容量CSG0の端子電圧変化e1は、第６図
の関係から分布容量CSG0と第２静電容量C2との合
成容量をCtとすれば、次式によつて示される。
とした分布容量CSG0の端子電圧変化e1は、第６図
の関係から分布容量CSG0と第２静電容量C2との合
成容量をCtとすれば、次式によつて示される。
e1＝C1／C1＋Ct・Ｅ ……(1)
また、端子電圧変化e1がスレシホールドレベル
VTHまで減少するのに必要とする時間t1は、定値
電流制限回路CCによつて規制される一定値の放
電々流をｉとすれば、第７図の関係から次式のも
のとする。
VTHまで減少するのに必要とする時間t1は、定値
電流制限回路CCによつて規制される一定値の放
電々流をｉとすれば、第７図の関係から次式のも
のとする。
ｉ・t1＝e1（C1＋Ct） ……(2)
(1)，(2)式からt1を求めると、
t1＝C1・Ｅ／ｉ ……(3)
なお、充放電が反復される中に分布容量CSG0に
は、スレシホールドレベルVTHに応じた電荷が基
準電位として定められ、これを中心として充放電
が行なわれるため、充電側の端子電圧変化e1と放
電側の端子電圧変化e2とは等しくなり、この端子
電圧変化e2分の充電を定値電流制限回路CCによ
る一定値の電流ｉによつて行なうことにより、充
電所要時間t2もt1と等しくなつて次式が成立す
る。
は、スレシホールドレベルVTHに応じた電荷が基
準電位として定められ、これを中心として充放電
が行なわれるため、充電側の端子電圧変化e1と放
電側の端子電圧変化e2とは等しくなり、この端子
電圧変化e2分の充電を定値電流制限回路CCによ
る一定値の電流ｉによつて行なうことにより、充
電所要時間t2もt1と等しくなつて次式が成立す
る。
t1＝t2 ……(4)
これらの関係は、端子Ｂ―Ｃ間の充放電におい
ても同様であり、この場合には、第６図、第７図
の第１静電容量C1と第２静電容量C2とを入替え
た状態となり、(3)式は次式のものとなる。
ても同様であり、この場合には、第６図、第７図
の第１静電容量C1と第２静電容量C2とを入替え
た状態となり、(3)式は次式のものとなる。
t1＝C2・Ｅ／ｉ ……(5)
したがつて、カウンタCTのカウント出力ｎか
ら得られるパルス信号の“Ｈ”期間は第１静電容
量C1に、“Ｌ”期間は第２静電容量C2に対応した
ものとなり、これを抵抗器R3とコンデンサC3と
の積分回路により平均化すれば、パルス信号のデ
ユーテイ比が求められるため、C1／（C1＋C2）
の演算結果となり、これが変換出力Eoとしての
電気信号になる。
ら得られるパルス信号の“Ｈ”期間は第１静電容
量C1に、“Ｌ”期間は第２静電容量C2に対応した
ものとなり、これを抵抗器R3とコンデンサC3と
の積分回路により平均化すれば、パルス信号のデ
ユーテイ比が求められるため、C1／（C1＋C2）
の演算結果となり、これが変換出力Eoとしての
電気信号になる。
第９図および第１０図は、分布容量CSP1，CSP2
の存在を考慮した場合の第６図および第７図と同
様な等価回路であり、第６図および第７図につ
き、(1)〜(3)式と同様に考察すれば次式が得られ
る。
の存在を考慮した場合の第６図および第７図と同
様な等価回路であり、第６図および第７図につ
き、(1)〜(3)式と同様に考察すれば次式が得られ
る。
ｅ＝（C1＋CSP1）Ｅ／C1＋CSP1＋CSG0＋C2＋CCP＋
CCP・（−Ｅ）／C1＋CSP1＋CSG0＋C2＋CCP ……(6)
ｉ・t1＝e1（CCP＋CSP1＋C1＋C2＋CSG0） ……(7)
ただし、CCPは第４図において定値電流制限回
路CCと並列に接続した補償用コンデンサであり、
これを分布容量CSP1と等しい容量値とすれば、第
９図の充電状態において分布容量CSP1に対する補
償充電が補償用コンデンサCCPによつて行なわれ
るため、出力(C)に与える分布容量CSP1の影響が排
除される。
路CCと並列に接続した補償用コンデンサであり、
これを分布容量CSP1と等しい容量値とすれば、第
９図の充電状態において分布容量CSP1に対する補
償充電が補償用コンデンサCCPによつて行なわれ
るため、出力(C)に与える分布容量CSP1の影響が排
除される。
したがつて、(6)，(7)式から次式が成立する。
t1＝（C1＋CSP1−CCP）Ｅ／ｉ ……(8)
ここで、CSP1＝CCPのため、(8)式は、
t1＝C1・Ｅ／ｉ ……(9)
となり、(3)，(5)式と同様の結果が得られる。
なお、センサの構造上、CSP1≒CSP2の関係が得
られるため、同一の補償用コンデンサCCPにより
目的を達することができる。
られるため、同一の補償用コンデンサCCPにより
目的を達することができる。
すなわち、分布容量CSG1，CSG2，CSG0等の影響
が完全に排除されると共に、補償用コンデンサ
CCPを付加すれば分布容量CSP1，CSP2の影響も排除
されるため、簡単な回路構成により分布容量
CSG1，CSG2，CSG0，CSP1，CSP2等の影響が無い直線
的な変換特性を得ることができる。
が完全に排除されると共に、補償用コンデンサ
CCPを付加すれば分布容量CSP1，CSP2の影響も排除
されるため、簡単な回路構成により分布容量
CSG1，CSG2，CSG0，CSP1，CSP2等の影響が無い直線
的な変換特性を得ることができる。
以上が、この発明の出願人の先願になる「容量
式変位変換装置」の詳細である。
式変位変換装置」の詳細である。
ところで、上述した「容量式変位変換装置」は
末だ次の様な欠点を有している。すなわち、第４
図においてインバータG1の出力が、補償用コン
デンサCCPおよび定値電流制限回路CCの並列回路
を介してインバータG1の入力端へ帰還される時
間と、第１ゲートG2Aあるいは第２ゲートG2Bお
よび端子Ａ，Ｂ，Ｃに接続される容量式センサを
介してインバータG1の入力端に帰還される時間
とが異なるため、インバータG1の出力波形に第
１１図に示すような歪が生じてしまう。すなわ
ち、インバータG1はその入力電圧がスレツシユ
ホールドレベルに達するとその出力レベルが反転
する。ここで、インバータG1の入力端に印加さ
れる電圧は、ゲートG2Aを介してゲートG1の出力
電圧をコンデンサC1と分布容量CSG0で分圧した電
圧と、定値電流制限回路CCと補償用コンデンサ
CCPの並列回路を介して印加される電圧とが重畳
された電圧となる。この重畳は、インバータG1
のスレツシユホールドレベルの近傍でなされる。
そして、これ等の重畳が時間的に同時になされれ
ば問題はないが、これ等に若干の時間ずれがある
と、スレツシユホールドレベルでの出力の切り換
えに乱れが生じ、第１１図に示すようにインバー
タG1の入力電圧のスレツシユホールドレベル近
傍の電圧変動に対応して、インバータG1の出力
端に現れる矩形波電圧に乱れが生じてしまう。第
８図に示す回路においても同様に、増幅器G1の
出力が、インバータG2等を介して帰還される時
間と、切換スイツチSWおよび容量式センサを介
して帰還される時間とが異なる場合、増幅器G1
の出力に歪が生じる恐れがある。そして、このよ
うな歪はカウンタCTに誤計数を生じさせ、非常
に好ましくない。
末だ次の様な欠点を有している。すなわち、第４
図においてインバータG1の出力が、補償用コン
デンサCCPおよび定値電流制限回路CCの並列回路
を介してインバータG1の入力端へ帰還される時
間と、第１ゲートG2Aあるいは第２ゲートG2Bお
よび端子Ａ，Ｂ，Ｃに接続される容量式センサを
介してインバータG1の入力端に帰還される時間
とが異なるため、インバータG1の出力波形に第
１１図に示すような歪が生じてしまう。すなわ
ち、インバータG1はその入力電圧がスレツシユ
ホールドレベルに達するとその出力レベルが反転
する。ここで、インバータG1の入力端に印加さ
れる電圧は、ゲートG2Aを介してゲートG1の出力
電圧をコンデンサC1と分布容量CSG0で分圧した電
圧と、定値電流制限回路CCと補償用コンデンサ
CCPの並列回路を介して印加される電圧とが重畳
された電圧となる。この重畳は、インバータG1
のスレツシユホールドレベルの近傍でなされる。
そして、これ等の重畳が時間的に同時になされれ
ば問題はないが、これ等に若干の時間ずれがある
と、スレツシユホールドレベルでの出力の切り換
えに乱れが生じ、第１１図に示すようにインバー
タG1の入力電圧のスレツシユホールドレベル近
傍の電圧変動に対応して、インバータG1の出力
端に現れる矩形波電圧に乱れが生じてしまう。第
８図に示す回路においても同様に、増幅器G1の
出力が、インバータG2等を介して帰還される時
間と、切換スイツチSWおよび容量式センサを介
して帰還される時間とが異なる場合、増幅器G1
の出力に歪が生じる恐れがある。そして、このよ
うな歪はカウンタCTに誤計数を生じさせ、非常
に好ましくない。
この発明は上述した先願発明の欠点を除去すべ
くなされたもので、切換手段（第４図における第
１、第２ゲートG2A，G2Bあるいは第８図におけ
る切換スイツチSW）の各出力を合成する信号合
成手段を設け、この信号合成手段の出力端とイン
バータ（増幅器）G1の入力端との間に補償用コ
ンデンサおよび定値電流制限回路の並列回路を介
挿したことを特徴とするものである。
くなされたもので、切換手段（第４図における第
１、第２ゲートG2A，G2Bあるいは第８図におけ
る切換スイツチSW）の各出力を合成する信号合
成手段を設け、この信号合成手段の出力端とイン
バータ（増幅器）G1の入力端との間に補償用コ
ンデンサおよび定値電流制限回路の並列回路を介
挿したことを特徴とするものである。
以下、図面を参照しこの発明の一実施例につい
て説明する。
て説明する。
第１２図はこの発明による容量式変位変換装置
の構成を示す回路図であり、この図において第４
図の各部に対応する部分には同一の符号を付して
ある。この図に示す回路が第４図に示す回路と異
なる点は、第１、第２ゲートG2A，G2Bの各出力
が各々第１、第２の入力端に供給されるナンドゲ
ートG4が新たに設けられ、このナンドゲートG4
の出力端とインバータG1の入力端との間に補償
用コンデンサCCPおよび定値電流制限回路CCの並
列回路が介挿されている点である。ここで、ナン
ドゲートG4は、第１、第２ゲートG2A，G2Bの各
出力を合成する信号合成手段を構成している。
の構成を示す回路図であり、この図において第４
図の各部に対応する部分には同一の符号を付して
ある。この図に示す回路が第４図に示す回路と異
なる点は、第１、第２ゲートG2A，G2Bの各出力
が各々第１、第２の入力端に供給されるナンドゲ
ートG4が新たに設けられ、このナンドゲートG4
の出力端とインバータG1の入力端との間に補償
用コンデンサCCPおよび定値電流制限回路CCの並
列回路が介挿されている点である。ここで、ナン
ドゲートG4は、第１、第２ゲートG2A，G2Bの各
出力を合成する信号合成手段を構成している。
この第１２図に示す回路において、カウンタ
CTの出力がＨ（ハイ）レベルにあるとすると、ゲ
ートG3の出力がＬ（ロー）レベルとなり、したが
つて第２ゲートG2Bの出力がＨレベルとなり、こ
のＨレベルがナンドゲートG4の第２入力端へ供
給される。この状態において、インバータG1の
出力がＨレベルにあるとすると、第１ゲートG2A
の出力がＬレベルとなり、したがつて、ナンドゲ
ートG4の出力がＨレベルとなる。逆に、インバ
ータG1の出力がＬレベルにある場合は、第１ゲ
ートG2Aの出力がＨレベル、ナンドゲートG4の出
力がＬレベルとなる。すなわち、インバータG1
の出力とナンドゲートG4の出力は常に一致し、
したがつて、第１２図に示す回路は基本的には第
４図に示す回路と全く同一の動作を行なう。な
お、カウンタCTの出力がＬレベルにある場合も
同様である。
CTの出力がＨ（ハイ）レベルにあるとすると、ゲ
ートG3の出力がＬ（ロー）レベルとなり、したが
つて第２ゲートG2Bの出力がＨレベルとなり、こ
のＨレベルがナンドゲートG4の第２入力端へ供
給される。この状態において、インバータG1の
出力がＨレベルにあるとすると、第１ゲートG2A
の出力がＬレベルとなり、したがつて、ナンドゲ
ートG4の出力がＨレベルとなる。逆に、インバ
ータG1の出力がＬレベルにある場合は、第１ゲ
ートG2Aの出力がＨレベル、ナンドゲートG4の出
力がＬレベルとなる。すなわち、インバータG1
の出力とナンドゲートG4の出力は常に一致し、
したがつて、第１２図に示す回路は基本的には第
４図に示す回路と全く同一の動作を行なう。な
お、カウンタCTの出力がＬレベルにある場合も
同様である。
次に、第４図に示す回路と第１２図に示す回路
との動作上の差異について述べる。
との動作上の差異について述べる。
第４図に示す回路においては、補償用コンデン
サCCPおよび定値電流制限回路CCの並列回路を介
してインバータG1の入力端へ帰還される帰還信
号と、端子Ａ〜Ｃに接続される容量式センサを介
してインバータG1の入力端へ帰還させる帰還信
号とが、インバータG1のスレツシユホールドレ
ベル近傍において重ね合わせられる。第１３図は
スレツシユホールドレベル近傍におけるインバー
タG1の入力電圧波形を示す図であり、この図に
示すように、スレツシユホールドレベル近傍にお
いて上記の重ね合わせのため小振動が発生し、こ
れにより、インバータG1の出力に第１１図に示
すような歪が発生してしまう。
サCCPおよび定値電流制限回路CCの並列回路を介
してインバータG1の入力端へ帰還される帰還信
号と、端子Ａ〜Ｃに接続される容量式センサを介
してインバータG1の入力端へ帰還させる帰還信
号とが、インバータG1のスレツシユホールドレ
ベル近傍において重ね合わせられる。第１３図は
スレツシユホールドレベル近傍におけるインバー
タG1の入力電圧波形を示す図であり、この図に
示すように、スレツシユホールドレベル近傍にお
いて上記の重ね合わせのため小振動が発生し、こ
れにより、インバータG1の出力に第１１図に示
すような歪が発生してしまう。
これに対し、第１２図に示す回路においては、
インバータG1の入力信号を第１４図イに示すも
のとすると、インバータG1の出力は同図ロに示
すものとなり、第１ゲートG2A（あるいは第２ゲ
ートG2B）の出力は同図ハに示すようにインバー
タG1の出力が反転され、かつわずかに遅延され
たものとなり、また、ナンドゲートG4の出力は
同図ニに示すように第１ゲートG2A（あるいはゲ
ートG2B）の出力が反転され、かつわずかに遅延
されたものになる。この結果、補償用コンデンサ
CCPおよび定値電流制限回路CCを介してインバー
タG1の入力端に帰還される信号は、ゲートG2A
（あるいはG2B）の伝達遅れおよびナンドゲート
G4の伝達遅れの合計時間だけ遅延されてインバ
ータG1の入力端へ印加される。これにより、補
償用コンデンサCCPおよび定値電流制限回路CCを
介してインバータG1へ帰還される信号と、容量
式センサを介してインバータＧへ帰還される信号
とが、インバータG1のスレツシユホールドレベ
ルを越えたレベルで重ね合わせられる。第１５図
は、第１３図と同様にスレツシユホールドレベル
近傍におけるインバータG1の入力電圧波形を示
す図であり、この図に示すように、第１２図の回
路の場合は上記重ね合わせによる小振動がスレツ
シユホールドレベルを越えたレベルにおいて発生
し、したがつて、この小振動がインバータG1の
出力電圧に影響を与えることはなく、出力電圧に
第１１図の歪が発生することはない。
インバータG1の入力信号を第１４図イに示すも
のとすると、インバータG1の出力は同図ロに示
すものとなり、第１ゲートG2A（あるいは第２ゲ
ートG2B）の出力は同図ハに示すようにインバー
タG1の出力が反転され、かつわずかに遅延され
たものとなり、また、ナンドゲートG4の出力は
同図ニに示すように第１ゲートG2A（あるいはゲ
ートG2B）の出力が反転され、かつわずかに遅延
されたものになる。この結果、補償用コンデンサ
CCPおよび定値電流制限回路CCを介してインバー
タG1の入力端に帰還される信号は、ゲートG2A
（あるいはG2B）の伝達遅れおよびナンドゲート
G4の伝達遅れの合計時間だけ遅延されてインバ
ータG1の入力端へ印加される。これにより、補
償用コンデンサCCPおよび定値電流制限回路CCを
介してインバータG1へ帰還される信号と、容量
式センサを介してインバータＧへ帰還される信号
とが、インバータG1のスレツシユホールドレベ
ルを越えたレベルで重ね合わせられる。第１５図
は、第１３図と同様にスレツシユホールドレベル
近傍におけるインバータG1の入力電圧波形を示
す図であり、この図に示すように、第１２図の回
路の場合は上記重ね合わせによる小振動がスレツ
シユホールドレベルを越えたレベルにおいて発生
し、したがつて、この小振動がインバータG1の
出力電圧に影響を与えることはなく、出力電圧に
第１１図の歪が発生することはない。
なお、上述した実施例においては、ゲート
G2A，G2B，G3，G4としていずれもナンドゲート
を用いたが、他の論理素子を用いることも勿論可
能である。第１６図はこれらのゲートにノアゲー
トを用いた場合である。また、上述した実施例に
おいて、カウンタCTの入力信号をナンドゲート
G4の出力端から得るようにしてもよい。
G2A，G2B，G3，G4としていずれもナンドゲート
を用いたが、他の論理素子を用いることも勿論可
能である。第１６図はこれらのゲートにノアゲー
トを用いた場合である。また、上述した実施例に
おいて、カウンタCTの入力信号をナンドゲート
G4の出力端から得るようにしてもよい。
以上、この発明を第４図に示す回路に適用した
一実施例について説明したが、この発明は第８図
に示す回路にも勿論適用することができる。
一実施例について説明したが、この発明は第８図
に示す回路にも勿論適用することができる。
なお、第８図に示す回路において、インバータ
G2に遅延特性をもたせ、これにより、本発明と
同等の効果が得られるようにすることも可能であ
るが、この場合、各部品の遅延特性の製品偏差を
考慮すると、本発明による構成の方がより確実に
信号を遅延させることができ、より優れていると
いえる。
G2に遅延特性をもたせ、これにより、本発明と
同等の効果が得られるようにすることも可能であ
るが、この場合、各部品の遅延特性の製品偏差を
考慮すると、本発明による構成の方がより確実に
信号を遅延させることができ、より優れていると
いえる。
以上説明したように、この発明によれば切換手
段（第４図におけるゲートG2A，G2B）の各出力
を合成する信号合成手段を設け、この信号合成出
段の出力端と増幅手段（インバータG1）の入力
端との間に第３の静電容量および定値電流制限回
路を介挿したので、増幅手段の出力端に歪が発生
することを防止することができる。
段（第４図におけるゲートG2A，G2B）の各出力
を合成する信号合成手段を設け、この信号合成出
段の出力端と増幅手段（インバータG1）の入力
端との間に第３の静電容量および定値電流制限回
路を介挿したので、増幅手段の出力端に歪が発生
することを防止することができる。
第１図は差動容量形センサの概念図、第２図は
同センサの等価回路、第３図は同センサの具体的
構成を示す断面図、第４図はこの発明の前提とな
る容量式変位変換装置の構成を示す回路図、第５
図は同容量式変位変換装置の動作を説明するため
の波形図、第６図、第７図は各々同容量式変位変
換装置における分布容量CSG0、静電容量C1，C2の
充電時および放電時の等価回路、第８図は同容量
式変位変換装置の別の構成例を示す回路図、第９
図および第１０図は各々、同容量式変位変換装置
において並列分布容量CSP1を考慮した場合の第６
図および第７図と同様な等価回路、第１１図は、
第４図あるいは第８図に示す容量式変位変換装置
におけるインバータ（増幅器）G1の出力に生じ
る歪を示す図、第１２図はこの発明の一実施例の
構成を示す回路図、第１３図は第４図に示す回路
の動作を説明するための波形図、第１４図、第１
５図は各々第１２図に示す実施例の動作を説明す
るための波形図、第１６図はこの発明の別の実施
例の構成を示す回路図である。 C1……第１静電容量、C2……第２静電容量、
G1……インバータ（増幅手段）、CC……定値電流
制限回路、CCP……分布容量補償用コンデンサ
（第３の静電容量）、CT……カウンタ、G2A……
第１ゲート（切換手段）、G2B……第２ゲート
（切換手段）、G4……ナンドゲート（信号合成手
段）。
同センサの等価回路、第３図は同センサの具体的
構成を示す断面図、第４図はこの発明の前提とな
る容量式変位変換装置の構成を示す回路図、第５
図は同容量式変位変換装置の動作を説明するため
の波形図、第６図、第７図は各々同容量式変位変
換装置における分布容量CSG0、静電容量C1，C2の
充電時および放電時の等価回路、第８図は同容量
式変位変換装置の別の構成例を示す回路図、第９
図および第１０図は各々、同容量式変位変換装置
において並列分布容量CSP1を考慮した場合の第６
図および第７図と同様な等価回路、第１１図は、
第４図あるいは第８図に示す容量式変位変換装置
におけるインバータ（増幅器）G1の出力に生じ
る歪を示す図、第１２図はこの発明の一実施例の
構成を示す回路図、第１３図は第４図に示す回路
の動作を説明するための波形図、第１４図、第１
５図は各々第１２図に示す実施例の動作を説明す
るための波形図、第１６図はこの発明の別の実施
例の構成を示す回路図である。 C1……第１静電容量、C2……第２静電容量、
G1……インバータ（増幅手段）、CC……定値電流
制限回路、CCP……分布容量補償用コンデンサ
（第３の静電容量）、CT……カウンタ、G2A……
第１ゲート（切換手段）、G2B……第２ゲート
（切換手段）、G4……ナンドゲート（信号合成手
段）。
Claims (1)
- １ 検出すべき物理量の変化に応じて少なくとも
一方が変化し、それぞれの一端が共通接続された
第１および第２の静電容量と、前記共通接続点が
その入力端に接続された増幅手段と、この増幅手
段の出力を切換えて前記第１および第２の静電容
量のそれぞれの他端へ供給する切換手段と、この
切換手段の各出力を合成する信号合成手段と、こ
の信号合成手段の出力端および前記増幅手段の入
力端の間に並列に介挿された定値電流制限回路お
よび浮遊容量を補償する第３の静電容量と、前記
増幅手段の出力または前記信号合成手段の出力を
カウントするカウンタとを具備してなり、前記カ
ウンタの出力に基づいて前記切換手段を制御する
ことを特徴とする容量式変位変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1945081A JPS57133310A (en) | 1981-02-12 | 1981-02-12 | Capacity type displacement converting device |
| US06/275,510 US4387601A (en) | 1980-07-01 | 1981-06-19 | Capacitance type displacement conversion device |
| DE19813125664 DE3125664A1 (de) | 1980-07-01 | 1981-06-30 | Verstellwandlervorrichtung |
| FR8112976A FR2486232B1 (fr) | 1980-07-01 | 1981-07-01 | Dispositif de conversion de deplacement de type capacitif |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1945081A JPS57133310A (en) | 1981-02-12 | 1981-02-12 | Capacity type displacement converting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57133310A JPS57133310A (en) | 1982-08-18 |
| JPS6356925B2 true JPS6356925B2 (ja) | 1988-11-09 |
Family
ID=11999641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1945081A Granted JPS57133310A (en) | 1980-07-01 | 1981-02-12 | Capacity type displacement converting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57133310A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59613A (ja) * | 1982-06-28 | 1984-01-05 | Fuji Electric Co Ltd | 二線式変位変換装置 |
-
1981
- 1981-02-12 JP JP1945081A patent/JPS57133310A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57133310A (en) | 1982-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3498318B2 (ja) | 容量検出システム及び方法 | |
| US5124592A (en) | Active filter | |
| US20010008478A1 (en) | Linear capacitance measurement circuit | |
| US8171794B2 (en) | Operating method and circuit arrangement for a capacitive micromechanical sensor with analog reset | |
| US4604584A (en) | Switched capacitor precision difference amplifier | |
| EP1219967A1 (en) | Impedance detector circuit, impedance detector and method of impedance detection | |
| US4387601A (en) | Capacitance type displacement conversion device | |
| US8633714B2 (en) | Impedance detecting circuit and impedance detection method | |
| US3130329A (en) | Measuring system | |
| US4806783A (en) | Transducer circuit | |
| JPS60254815A (ja) | フイルタ装置 | |
| WO2010131640A1 (ja) | 静電容量検出回路 | |
| US7456731B2 (en) | Capacitive-type physical quantity sensor | |
| JPH07114335B2 (ja) | 緩衝回路 | |
| JPH08327677A (ja) | 容量型センサ用検出回路および検出方法 | |
| US4295090A (en) | Electronic selector switch particularly for use in radioscondes | |
| GB1482553A (en) | Television field deflection circuit | |
| JPH0130085B2 (ja) | ||
| GB1258176A (ja) | ||
| JPS6351248B2 (ja) | ||
| JPS6356926B2 (ja) | ||
| US5650752A (en) | Amplifier circuit with parallel connected amplifiers | |
| JPH0374324B2 (ja) | ||
| JPH0128323B2 (ja) | ||
| JPH0130084B2 (ja) |