JPH01284119A - ディジタル・アナログ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、量子化された信号をアナログ信号に変換する
ためのディジクル・アナログ変換回路に関する。

［従来の技術］ 従来ディジタル・アナログ変換回路（以下Ｄ／Ａ変換回
路と称す、）には、変換速度が高速の分野において、重
み抵抗又はラダー抵抗と能動素子を組み合わせた形式の
ものが用いられている。

その形式については、４種類に分類される。

１）重み抵抗と帰還型反転増幅器によって構成されたも
の。

２）重み抵抗とトランジスターによる定電流回路と、帰
還型反転増幅器によって構成されたもの。

３）ラダー抵抗と帰還型反転増幅器によって構成された
もの。

４）ラダー抵抗とトランジスターによる定電流回路と、
帰還型反転増幅器によって構成されたもの。

［発明が解決しようとする課題及び目的］上述のような
型式のＤ／Ａ変換器では、出力回路として帰還型反転増
幅器を必要とする。

ところが、高速な変換速度を要するＤ／Ａ変換回路にお
いては、この帰還型反転増幅器の実現にかなり難かしい
問題がある。帰還型反転増幅器に対して、変換周期内で
の短かいセトリング時間と、高スルーレートが要求され
るからである。

また、ラダー抵抗（Ｒ−２Ｒ）を使用するものでは素子
数が多（、特に個別部品で構成する場合には素子のバラ
ツキの制御や実装面積の増加の点に問題がある。

参考文献・・・・　ｒＡ−Ｄ／Ｄ−Ａ変換回路の設計」
　長橋芳行著　ＣＱ出版社 本発明はこのような問題点を解決すべくなされたもので
あって、その目的とするところは部品点数が少なく、高
速セトリング時間と高スルーレート性能を有する高価な
帰還型増幅器を使用することなく、アナログ出力電圧に
任意のオフセット電圧な印加できる高速Ｄ／Ａ変換回路
を実現することにある。

［課題を解決するための手段］ 本発明のディジタル・アナログ変換回路は、ａ）Ｎビッ
ト量子化されたディジタル信号をアナログ信号に変換す
るディジタル・アナログ変換回路において、 ｂ）Ｎビットの入力端子に一端が接続される重み付けさ
れたＮ個の抵抗器と、 Ｃ）該Ｎ個の抵抗器の他端に一端が接続されるＮ個のダ
イオードと、 ｄ）該Ｎ個のダイオードの他端がエミッターに接続され
るトランジスターと、 ｅ）該トランジスターのエミッターに接続される可変電
流源と、 ｆ）前記トランジスターのベースに基準電圧を与える固
定電圧源と、 ｇ）前記トランジスターのコレクターに一端が接続され
る負荷抵抗器と、 ｈ）該負荷抵抗器の他端に接続される固定電圧源とを備
＾る。

［作　用］ 本発明は以上の構成を有するので、以下のような作用を
有する。

トランジスターのエミッター電位は、ベース電位が固定
されていることによって、エミッター電流の大きさに関
係なく固定電位にあるとみなせる。そのため、重み付け
されたＮ個の抵抗器を流れる電流値はそれぞれの抵抗値
に反比例する。

トランジスターのコレクター電流は重み付しプされた抵
抗を流れる電流の総和であり、このコレクター電流をコ
レクターに接続される負荷抵抗器によって電圧を変換し
、Ｄ／Ａ変換動作を得る。

さらに、エミッターに接続された可変電流源の電流を変
化させることによって、負荷抵抗器における電圧降下を
変化させることが可能であり、Ｄ／Ａ変換出力信号にオ
フセット電位を与えることができる。

［実　施　例］ 以下に本発明について、実施例に基づいて説明する。

第１図は本発明のＤ／Ａ変換回路の構成図である。

Ｎビット量子化されたディジタル信号が、ディジタル入
力端子１０１〜ＩＯＮより入力される。

ここでＮは整数である。

重み付は抵抗器１１１〜ＩＩＮは、それぞれの入力信号
の重みによって抵抗比が決定される。

通常、入力信号は自然２進数であるので、Ｍ　ＳＢの抵
抗値をＲとすると、以下でＲ１４・Ｒ１８・Ｒというよ
うに２１″・Ｒとなる０ｍは２進数の位を表わす整数で
あり、ＭＳＢではｍ＝ｏである。

ダイオード１２１〜１２Ｎは、入力電流の逆流防止用で
ある。即ち“Ｈ“レベル入力からの電流の流入を防いで
いる。第１図では、入力端子に向かって流れ出す方向の
電流が能動を示している。

もし、入力端子から流れ込む方向の電流を能動とするな
らば、ダイオード１２１〜１２Ｎを逆方向に接続し、ト
ランジスター１３０をＰ−Ｐに変更する。

トランジスター１３０は、ベースに接続された固定電圧
源１３１によってエミッター電位が固定されている。

重み付は抵抗器１１１〜１１Ｎを流れる電流は、トラン
ジスター１３０のエミッター電位とディジクル入力端子
１０１−１ＯＮの“Ｌ°レベルの電位によって決まる。

入力が“Ｌ″レベル時には、重み付は抵抗器１１１−１
１Ｎの両端の電位差はそれぞれ等しいので、電流値はそ
の抵抗値に反比例する。

従って、各枝路電流は重み付は抵抗器１１１〜１１Ｎに
よって重み付けされる。

トランジスター１３０のエミッター電流はほぼコレクタ
ー電流に等しいから、重み付けされた電流の総和が負荷
抵抗器１３２を流れて電圧に変換され、アナログ出力端
子１３４に表われる。

固定電圧源１３３は、アナログ出力電圧の基準を与える
。

可変電流源１３５は、トランジスター１３０のエミッタ
ー電流にバイアス電流を与え、コレクター側の負荷抵抗
器１３２において電圧降下を発生させる。従って、この
可変電流源１３５の電流値を変化させることにより、ア
ナログ出力端子１３４におけるアナログ出力電圧に任意
のオフセット電位を加えることができる。

第２図に具体的な回路図を示す。

第３図はそのディジタル・アナログ変換特性である。

ｖ３・■２・Ｖ、・Ｖｏは、４ビツト量子化された自然
２進コードによるディジタル信号である。これらは、Ｃ
−ＭＯＳあるいはＴＴＬによるバッファを経てＤ／Ａ変
換回路に入力される。

Ｖ、がＭＳＢ％Ｖ、がＬＳＢであルノテ、このコードが
示す値Ｖは、 Ｖ＝２’　　−ｖｓ　＋２”　　−ｖｔ　＋２’　　−
Ｖｌ　＋２°・■。

である。（■、〜。は０あるいは１である。）重み付は
抵抗器２１１〜２１４は、それぞれＲ・２Ｒ・２”Ｒ・
２’Ｒとなる。

ダイオード２２１〜２２４とトランジスター２３０の極
性は、バッファー２０１〜２０４がＴＴＬの場合は第２
図のとおりである。

トランジスター２３０のベースには、抵抗器２４２・２
４１とデ・カップリング・コンデンサー２４３による固
定電圧源が接続される。

従って、重み付は抵抗器２１１〜２１４を流れる電流Ｉ
３・Ｉ２・工、・工。は次式のとおりである。

１、＝Ｋ・１／Ｒ １、＝Ｋ・１／２Ｒ １、＝Ｋ・１／４Ｒ 工。二Ｋ・１／８Ｒ ここで、Ｋ＝Ｅｒｅｆ　−（Ｖｂｅ＋Ｖ＋ｕである。

ただし、Ｅｒｅｆ：　トランジスター２３０のベース電
位 Ｖ　　ｂ　　ｅ；ベース・エミッター間電圧降下 Ｖｏ　　：ダイオード順方向電圧降下 このＩ、〜Ｉ０の電流は、■３〜Ｖ０の各ビットに対応
した重み付けがなされており、１．＋Ｉ　重＋　Ｉ　＋
　＋　Ｉ。の電流が負荷抵抗器２５０を流れることによ
って、Ｄ／Ａ変換されたアナログ電圧を得ることができ
る。

トランジスター２４５と可変抵抗器２４４は、可変電流
源を構成しており、可変抵抗器２４４によってトランジ
スター２４５のベース電位を設定することでコレクター
電流を決めている。

このコレクター電流Ｉｖ＋＋は、エミッター抵抗器２４
６をＲεとすると、 Ｉｖ、１＝（Ｅｖｌｌ−Ｖｂｅ）／Ｒεである。ただし
、Ｅｖ、ｌ；トランジスター２４５のベース電位 Ｖｂｅ　：ベース・エミッター間電 圧降下 前述のＩ　＝Ｉ　ｓ　＋　Ｉ　＊　＋　１　＋　＋　Ｉ
　ｏとＩＶｌｌは、負荷抵抗器２５０に合成されて流れ
ることによって電圧に変換され、アナログ出力端子２６
０から取り出される。

Ｉ　ｖ＊による負荷抵抗器２５０における電圧降下は、
アナログ出力電圧Ｅｏに任意のオフセット電圧ＥＯｆ＝
Ｉｖ、１＝ＲＬを与える。

このオフセット電圧Ｅｏｆを変化させるためには、トラ
ンジスター２４５のベース電位Ｅｖ＊を変化させれば良
い。

トランジスター２７０はバッファーである。

第２図の回路のディジタル・アナログ変換特性は次式の
とおりである。

−（Ｅｒｅｆ−（Ｖｂｅ＋Ｖｏ）） ４　Ｖ　ｌ　＋　２　Ｖ　Ｉ　＋　Ｖ　Ｃ１）　）ただ
し、ＥＣｅ：電源端子２６１の電位ＥＯ：アナログ出力
端子２６０の出力 電位 Ｅｒｅｆ　：　トランジスター２３０のベース電位 Ｖｂｅ　：ベース・エミックー間電圧降下ｖＤ；ダイオ
ード順方向電圧降下 ■、〜ｖ０：ディジタル入力論理 （０又は１） ＲＬ：負荷抵抗器２５０の値 Ｒ；重み付は抵抗器２１１の値 第３図に、上式のディジクル・アナログ変換特性を示す
。

【発明の効果〕

以上、説明したように本発明によれば、重み付は抵抗器
と単一のベース接地トランジスターとの組み合わせによ
ってＤ／Ａ変換動作を行なっているので、少ない素子数
でアナログ出力電圧に任意のオフセット電圧を付加可能
なり／Ａ変換回路を構成できる上に、高速な帰還型増幅
器を使用しないので、回路の小型化と低価格化及び動作
の安定化による信頼性の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明のＤ／Ａ変換回路の構成を示す図。 第２図は本発明のＤ／Ａ変換回路の一実施例を示す具体
的な回路図。 第３図は本発明のＤ／Ａ変換回路の変換特性を示す図。 １０１〜ＩＯＮ・・・ディジタル入力端子１１１〜１１
Ｎ・・・重み付は抵抗器 １２１〜１２Ｎ・・・ダイオード １３０・・・・・・・トランジスター １３１・・・・・・・固定電圧源 １３２・・・・・・・負荷抵抗器 １３３・・・・・・・固定電圧源 １３４・・・・・・・アナログ出力端子１３５・・・・
・・・可変電流源 以上 ／ｉｃ　　　　　１−ランシ゛スヲー ／８ノ　　　　　同定）（１９尾 ／３ユ　　　　　　曳ネテＡ医ゴん唇 ７１．３　　　　　　）ｉいヒを丘骨、／ノｑ　　　　
　　　　　　アフーｂり゛追−ｐｆＬ４こ１７３ｔ　　
　　　　刃文１１うりｂ隠 第１図 Ｘｅ−

Claims (1)

1. 【特許請求の範囲】 ａ）Ｎビット量子化されたディジタル信号をアナログ信
   号に変換するディジタル・アナログ変換回路において、 ｂ）Ｎビットの入力端子に一端が接続される重み付けさ
   れたＮ個の抵抗器と、 ｃ）該Ｎ個の抵抗器の他端に一端が接続されるＮ個のダ
   イオードと、 ｄ）該Ｎ個のダイオードの他端がエミッターに接続され
   るトランジスターと、 ｅ）該トランジスターのエミッターに接続される可変電
   流源と、 ｆ）前記トランジスターのベースに基準電圧を与える固
   定電圧源と、 ｇ）前記トランジスターのコレクターに一端が接続され
   る負荷抵抗器と、 ｈ）該負荷抵抗器の他端に接続される固定電圧源とを備
   えるディジタル・アナログ変換回路。