JPH047915A

JPH047915A - Ｄ／ａコンバータ

Info

Publication number: JPH047915A
Application number: JP10754190A
Authority: JP
Inventors: Yukinobu Hasegawa; 長谷川　志信; Iku Terajima; 寺島　郁
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-04-25
Filing date: 1990-04-25
Publication date: 1992-01-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）本発明は、基準電圧とこれを増幅した電圧とをフルスケ
ールとするＤ／Ａコンバータ（ｄｉｇｉｔａｌ　ｔｏ　
ａｎａｌｏｇ　ｃｏｎｖｅｒｔｅｒ　）に関する０（従
来の技術）最近、マイクロプロセッサやメモリに代表されるディジ
タルＬＳＩの飛躍的な普及につれて、計測、制御、通信
、家電等あらゆる分野でシステムのデジタル化が進めら
れている。このようなシステムの入出力は大部分がアナ
ログ信号であるため、Ｄ／Ａコンバータ等が不可欠であ
り、種々のＤ／ＡコンバータがＬＳＩ化されている。

従来、基準電圧とこれを増幅した電圧とをフルスケール
とするＤ／Ａコンバータは、第３図に示すように、基準
電圧発生回路１１と、反転増幅回路１２と、電圧分割用
抵抗ラダー１３とを有している。

即ち、基準電圧Ｖ　ＡＧＮＤを基準として基準電圧発生
回路１１により発生した基準電圧ｖ２は、電圧分割用抵
抗ラダー１３の一端、及び反転増幅回路１２へそれぞれ
与えられる。また、反転増幅回路１２は、増幅器１４及
びゲイン設定用抵抗ＲＡ□、Ｒ＾２を有しており、基準
電圧Ｖ２をゲイン（−ＲＡ２／ＲＡＩ）倍した電圧（例
えばＲＡ　ｌ　＝　ＲＡ□とすると−Ｖ２）を出力する
。さらに、この電圧は、電圧分割用抵抗ラダー１３の他
端へ与えられる。また、デコーダ１５によりデジタル入
力をデコードし、その信号をスイッチ１６のゲートへ入
力することで電圧分割用抵抗ラダー１３の中間タップ１
７ａ〜１７ｈの１タツプを選択する。また、その選択さ
れた１タツプから電圧Ｖ。ＵＴを取り出すことで、−ｖ
２〜Ｖ２をフルスケールとするＩ　Ｌ　Ｓ　Ｂ　（１ｅ
ａｓｔ　ｓｉｇｎＩＮｃａｎｔｂｉｔ　）　＝　Ｖ　２
　／　４のＤ／Ａコンバータとなる。

しかしながら、上記Ｄ／Ａフンバータは、基準電圧発生
回路１１、反転増幅回路１２及び電圧分割用抵抗ラダー
１３により構成され、ゲイン設定用抵抗ＲＡ１．ＲＡ□
と電圧分割用抵抗ラダー１３の抵抗Ｒとの両方が必要で
あった。即ち、これらの抵抗により回路規模を大きくす
るため、ＬＳＩ化には不利という欠点があった。また、
ＧＮＤ電位を電圧分割用抵抗ラダー１３の中間タップ（
抵抗Ｒの接続点んをいう。以下同じ。）１７ａ〜１７傘の中間点（具体的
には中間タップ１７ｅ）に設ける場合、そのＧＮＤ電位
の誤差（ゲイン設定用抵抗ＲＡ、、　ＲＡ。

の誤差、電圧分割用抵抗ラダー１３の抵抗Ｒの誤差等）
は、Ｄ／Ａコンバータの絶対精度そのものとなるが、そ
のＧＮＤ電位を正確に設定することは現状では困難であ
り、高精度を実現できないという欠点があった。

（発明が解決しようとする課題）このように、従来のＤ／Ａコンバータは、その構成に起
因する回路規模の増大、及び電圧分割用抵抗ラダーにお
けるＧＮＤ電位の設定の誤差に伴うＤ／Ａコンバータの
絶対精度の低下という欠点があった。

そこで、本発明は、抵抗数を減らすことにより回路規模
を縮小し、かつ、精度よく電圧分割用抵抗ラダーにおけ
るＧＮＤ電位の設定を行うことができるＤ／Ａコンバー
タを提供することを目的とする。

［発明の構成］（課題を解決するための手段）上記目的を達成するために、本発明のＤ／Ａコンバータ
は、一端に第１の基準電位が印加される直列接続された
抵抗群と、正入力端子に第２の基準電位が印加されると
共に、出力端子に前記抵抗群の他端が接続され、負入力
端子に前記抵抗群の接続点のうちの中間点が接続される
増幅器と、デジタル入力に応じて、前記抵抗群の接続点
のうちの１つから出力電圧を取り出す手段とを有してい
る。

（作用）このような構成によれば、直列接続された抵抗群は、増
幅器のゲイン設定用抵抗として、及び電圧分割用抵抗ラ
ダーの抵抗として使用することができる。このため、抵
抗数を大幅に削減することができ、回路規模を縮小する
ことができる。

また、前記抵抗群の接続点のうちの中間点は、前記増幅
器の仮想接地端子となるので、精度よくＧＮＤ電位を設
定することができる。

（実施例）以下、図面を参照しながら本発明の一実施例について詳
細に説明する。

第１図は本発明の第１の実施例に係わる３ビツト構成の
Ｄ／Ａコンバータ（反転増幅タイプ）を示している。

本実施例のＤ／Ａコンバータは、基準電圧発生回路　ｌ
と、増幅器２と、電圧分割用抵抗ラダー（直列接続され
た抵抗群）３とを有している。即ち、電圧分割用抵抗ラ
ダー３の一端には、基準電圧発生回路１が接続されてい
る。また、増幅器２の正入力端子２ａには、ｖＡＧＮＤ
が接続されている。

さらに、増幅器２の出力端子２ｂには、電圧分割用抵抗
ラダー３の他端が接続されている。また、増幅器２の負
入力端子２Ｃには、電圧分割用抵抗ラダ３の中間タップ
４８〜４ｈの中間点（具体的には、中間タップ４ｅ）が
接続されている。なお、増幅器２と、電圧分割用抵抗ラ
ダー３の抵抗Ｒ（この場合、ゲイン設定用抵抗Ｒ，，Ｒ
２として使用）とにより、反転増幅回路５ａが構成され
ている。

つまり、電圧分割用抵抗ラダー８の一端には、基準電位
ＶＡＧＮＤを基準として、基準電圧発生回路１により発
生した基準電位（第１の基準電位）Ｖｌが印加されてい
る。また、この基準電位ｖ１は、反転増幅回路５ａによ
りゲイン（Ｒ２／Ｒ□）倍され、そのゲイン倍された電
位（例えばＲ，ＷＲ２とすると−ｖ１）は、電圧分割用
抵抗ラダー３の他端に印加されている。ここで、増幅器
２の負入力端子２ｃは仮想接地であるから、正入力端子
２ａに印加される基準電位（第２の基準電位）Ｖ　ＡＯ
ＮＤとみなすことができる。このため、電圧分割用抵抗
ラダー３の中間タップ４ａ〜４ｈの中間点、即ち中間タ
ップ４ｅは精度よ＜　ＧＮＤ電位を設定できる。さらに
、デコーダＢによりデジタル入力をデコードし、その信
号をスイッチ７のゲートへ入力することで電圧分割用抵
抗ラダー１３の中間タップ１７ａ　−１７ｈの１タツプ
を選択する。また、その選択された１タツプから出力電
圧ｖｏυ丁を取り出すことで、デジタル信号をアナログ
信号に変換する。これにより、−■、〜ｖ１をフルスケ
ールとすルＩ　Ｌ　Ｓ　Ｂ　−Ｖ　ｓ　／　４　（７）
　３　ヒツトＤ　／　Ａ　：ｌ　ンバータを構成する。

このような構成によれば、ゲイン設定用抵抗Ｒ，，Ｒ２
と電圧分割用抵抗ラダー３の抵抗Ｒとを共通化している
。このため、抵抗数を大幅に削減することができ、回路
規模を縮小することが可能となる。また、電圧分割用抵
抗ラダー３に設けるＧＮＤ電位は、増幅器２の仮想接地
端子となるので、精度よ＜　ＧＮＤ電位を設定すること
ができる。

第２図は本発明の第２の実施例に係わる３ビツト構成の
Ｄ／Ａコンバータ（非反転増幅タイプ）を示している。

本実施例のＤ／Ａコンバータは、基準電圧発生回路１１
増幅器２及び電圧分割用抵抗ラダー（直列接続された抵
抗群）３とにより構成され、電圧分割用抵抗ラダー３の
一端には、Ｖ　ＡＧＮＤが接続されている。また、増幅
器２の正入力端子２ａには、基準電圧発生回路ｌが接続
されている。さらに、増幅器２の出力端子２ｂには、電
圧分割用抵抗ラダ３の他端が接続されている。また、増
幅器２の負入力端子２Ｃには、電圧分割用抵抗ラダー３
の中間タップ４ａ〜４ｈの中間点（具体的には、中間タ
ップ４ｅ）が接続されている。なお、増幅器２と、電圧
分割用抵抗ラダー３の抵抗Ｒ（この場合、ゲイン設定用
抵抗Ｒ，，Ｒ２として使用）とにより、非反転増幅回路
５ｂが構成されている。

つまり、電圧分割用抵抗ラダー３の一端には、基準電位
（第１の基準電位）ＶＡＧＮＤが印加されている。また
、正入力端子２ａには、基準電位Ｖ　ＡＧＮＤを基準と
して基準電圧発生回路ｌにより発生した基準電位（第２
の基準電位）Ｖ＋が印加されている。この基準電位Ｖ１
は、非反転増幅回路５ｂによりゲイン（（１＋Ｒ２）／
Ｒ１）倍され、そのゲイン倍された電位（例えばＲ１−
Ｒ２とすると２ｖ１）は、電圧分割用抵抗ラダー３の他
端に印加されている。ここで、増幅器２の負入力端子２
ｃは、仮想接地端子となるので、正入力端子２ａに印加
される基準電位■１とみなすことができる。さらに、デ
コーダ８によりデジタル入力をデコードし、その信号を
スイッチ７のゲートへ入力することで電圧分割用抵抗ラ
ダー１３の中間タップ４ａ〜４ｈの１タツプを選択する
。また、その選択された１タツプから出力電圧ｖ　ｏｕ
ｒを取り出すことで、デジタル信号をアナログ信号に変
換する。これにより、Ｖ　ＡＧＮＤ−０とすれば、０〜
２ｖ１をフルスケールとするＩＬＳＢ−Ｖ、／４の３ビ
ツトＤ／Ａコンバータが構成される。

このような構成でも、前記第１の実施例と同様の効果を
得ることが可能である。

［発明の効果］以上、説明したように、本発明のＤ／Ａコンバータによ
れば、次のような効果を奏する。

ゲイン設定用抵抗と電圧分割用抵抗ラダーの抵抗とを共
通化しているため、抵抗数を大幅に削減することができ
、回路規模を縮小することができる。また、第１の実施
例では、電圧分割用抵抗ラダーに設けるＧＮＤ電位は、
増幅器の仮想接地端子となるので、精度よ＜　ＧＮＤ電
位を設定することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わる３ビツト構成の
反転増幅タイプＤ／Ａコンバータを示す回路図、第２図
は本発明の第２の実施例に係わる３ビツト構成の非反転
増幅タイプＤ／Ａコンバータを示す回路図、第３図は従
来の３ビツト構成の反転増幅タイプＤ／Ａコンバータを
示す回路図である。１・・・基準電圧発生回路、２・・・増幅器、３・・・
電圧分割用抵抗ラダー　４ａ〜４ｈ・・・中間タップ、
５ａ・・・反転増幅回路、５ｂ・・・非反転増幅回路、
６・・・デコーダ、　７・・・スイッチ。

Claims

【特許請求の範囲】

一端に第１の基準電位が印加される直列接続された抵抗
群と、正入力端子に第２の基準電位が印加されると共に
、出力端子に前記抵抗群の他端が接続され、負入力端子
に前記抵抗群の接続点のうちの中間点が接続される増幅
器と、デジタル入力に応じて、前記抵抗群の接続点のう
ちの１つから出力電圧を取り出す手段とを具備するＤ／
Ａコンバータ。