JPH01286342A - Surface mounting ultrathin type semiconductor device - Google Patents
Surface mounting ultrathin type semiconductor deviceInfo
- Publication number
- JPH01286342A JPH01286342A JP63116057A JP11605788A JPH01286342A JP H01286342 A JPH01286342 A JP H01286342A JP 63116057 A JP63116057 A JP 63116057A JP 11605788 A JP11605788 A JP 11605788A JP H01286342 A JPH01286342 A JP H01286342A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- outer lead
- semiconductor device
- package
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、面実装超薄形半導体装置に関し、特に、超薄
型パッケージの内部構造及び外形（特にアウターリード
形状と、パッケージ裏面形状）に適用して有効な技術に
関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a surface-mounted ultra-thin semiconductor device, and in particular, to the internal structure and external shape of an ultra-thin package (particularly the outer lead shape and the back surface shape of the package). It relates to techniques that can be applied and are effective.
従来の薄形半導体装置のフラットパッケージでは、半導
体チップの厚さ、リード厚さ、ボンディング（Ａｕ）線
の高さ等の制約により、厚さ１ｍ以下にはできないため
、半導体集積回路（以下、ＩＣという）カード等への対
応ができなかった。そのため、一般に使用されているＩ
Ｃカードパッケージは、ＣＯＢ （Ｃｈｉｐ Ｏｎ Ｂ
ｏａｒｄ）パッケージである。ＣＯＢパッケージのＩＣ
カードは日経マブロウヒル社刊行の日経エレクトロニク
ス１９８６年９月２２日号（Ｎｏ１０４）の第１３３頁
から第１４４頁に示されている。Conventional flat packages for thin semiconductor devices cannot be made as thick as 1 m or less due to constraints such as the thickness of the semiconductor chip, the thickness of the leads, and the height of the bonding (Au) wire. ) cards, etc. were not supported. Therefore, the commonly used I
The C card package is COB (Chip On B).
oard) package. IC in COB package
The card is shown on pages 133 to 144 of the September 22, 1986 issue of Nikkei Electronics (No. 104), published by Nikkei Mabrow Hill.
しかしながら１本発明者の検討によれば、従来のＣＯＢ
パッケージでは、薄型化に対する内部構造への配慮がな
されていないため、パッケージ全体の厚さを薄くするこ
とができず、かつ、強度が弱いという問題があった。However, according to the inventor's study, the conventional COB
Since the internal structure of the package has not been considered for thinning, the overall thickness of the package cannot be reduced and the strength of the package is weak.
本発明の目的は、ＩＣカード等にも対応ができる面実装
超薄形半導体装置を提供することにある。An object of the present invention is to provide a surface-mounted ultra-thin semiconductor device that can be applied to IC cards and the like.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び部将図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become clear from the description and general drawings of the present specification.
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
半導体チップの主面上にリードフレームのタブ部が配置
され、該タブ部はこれにより半導体チップのコーナ部の
近傍４個所を少なくとも保持し、かつ封止樹脂量を多く
する穴あき又は切込み構造となっており、前記リードフ
レームのアウターリード部はパッケージ本体下面に折り
曲げ成形され、パッケージ本体の厚み内に収納された構
造になっている面実装超薄形半導体装置である。A tab portion of the lead frame is arranged on the main surface of the semiconductor chip, and the tab portion has a perforated or cut structure that holds at least four locations near the corner portion of the semiconductor chip and increases the amount of sealing resin. This is a surface-mount ultra-thin semiconductor device in which the outer lead portion of the lead frame is bent onto the lower surface of the package body and housed within the thickness of the package body.
前記の手段によれば、パッケージ内部構造を半導体チッ
プの主面上でペレット付は及びボンディングを行うこと
により、ボンディングワイヤのループ高さをタブ部の厚
さで相殺して半導体装置全体の厚さを薄くすることがで
きる。また、コの字型のアウターリードの形状と、パッ
ケージ裏にアウターリードを嵌め込むための溝を設ける
ことにより、さらに半導体装置のパッケージの厚さを薄
くすることができる。According to the above method, by pelletizing and bonding the internal structure of the package on the main surface of the semiconductor chip, the loop height of the bonding wire is offset by the thickness of the tab portion, and the overall thickness of the semiconductor device is reduced. can be made thinner. Further, by providing the U-shaped outer lead shape and providing a groove for fitting the outer lead to the back of the package, it is possible to further reduce the thickness of the semiconductor device package.
以下、本発明の一実施例を図面を用いて具体的に説明す
る。Hereinafter, one embodiment of the present invention will be specifically described using the drawings.
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明−
は省略する。In addition, in all the figures for explaining the embodiments, parts having the same functions are given the same reference numerals, and repeated explanations are given.
is omitted.
第１図及び第２図は、本発明をメモリカード用面実装超
薄形半導体装置に適用した一実施例の内部の概略構成を
示す図であり、第１図は、その装置の封止材の一部を除
去した上平面図、第２図は、第１図の■−■線でメモリ
カード用面実装超薄形半導体装置を切った断面図である
。1 and 2 are diagrams showing a schematic internal configuration of an embodiment in which the present invention is applied to a surface-mounted ultra-thin semiconductor device for a memory card, and FIG. 1 shows a sealing material of the device. FIG. 2 is a cross-sectional view of the surface-mounted ultra-thin semiconductor device for a memory card taken along the line ■--■ in FIG. 1.
本実施例のメモリカード用面実装超薄形半導体装置は、
第１図及び第２図に示すように、半導体チップ１の主面
上にリードフレーム２のタブ部２Ａを載置してペレット
付けされる。The surface-mount ultra-thin semiconductor device for memory cards of this example is as follows:
As shown in FIGS. 1 and 2, the tab portion 2A of the lead frame 2 is placed on the main surface of the semiconductor chip 1 to attach it to the pellet.
このタブ部２Ａの形状は、その中央部に貫通孔２Ａ工を
有し、左右側部には半導体チップｌの主面上に設けられ
た電極（パッド）が露出するように複数の切込み２Ａ２
が設けられている。また、タブ部２Ａの形状は、第３Ａ
図乃至第３ｃ図に示すように、半導体チップ１のコーナ
部の近傍４個所を少なくとも保持し、かっ封止樹脂量を
多くする穴あき又は切込み構造となっておればどのよう
な構造のものであってもよい。The tab portion 2A has a through hole 2A in its center, and a plurality of cuts 2A2 in its left and right sides to expose electrodes (pads) provided on the main surface of the semiconductor chip l.
is provided. Further, the shape of the tab portion 2A is
As shown in Figures to Figures 3c, any structure can be used as long as it has a perforated or cut structure that holds at least four places near the corners of the semiconductor chip 1 and increases the amount of sealing resin. There may be.
前記半導体チップ１の各電極（パッド）とリードフレー
ム２のインナーリード部２Ｂとが、例えば金（Ａｕ）線
等からなるボンディング・ワイヤ３で電気的に接続され
ている。このボンディングワイヤ３は、例えば直径３０
μｍの金（Ａｕ）ワイヤを用いる。ワイヤボンディング
は、例えば、半導体チップ１上の各パッドとボンディン
グワイヤ３とは、ウェッジ・ポールボンディング法で接
続される。Each electrode (pad) of the semiconductor chip 1 and the inner lead portion 2B of the lead frame 2 are electrically connected by a bonding wire 3 made of, for example, a gold (Au) wire. This bonding wire 3 has a diameter of, for example, 30 mm.
A μm gold (Au) wire is used. In wire bonding, for example, each pad on the semiconductor chip 1 and the bonding wire 3 are connected by a wedge-pole bonding method.
同様に、インナーリード部２Ｂとボンディングワイヤ３
とは、超音波振動を併用した熱圧着で接続される。そし
て、インナーリード部２Ｂのボンディング用端子部は、
銀（Ａｇ）メツキ２Ｃ４（第５図）されている。また、
半導体チップｌとインナーリード部２Ｂをボンディング
ワイヤ３によって電気的に接続する際に、半導体チップ
１側のパッドのボンディング位置（２点）を認識して座
標を決定し、自動的にワイヤボンディングを行う。Similarly, the inner lead portion 2B and the bonding wire 3
are connected by thermocompression bonding using ultrasonic vibration. The bonding terminal portion of the inner lead portion 2B is
It is plated with silver (Ag) 2C4 (Fig. 5). Also,
When electrically connecting the semiconductor chip l and the inner lead portion 2B with the bonding wire 3, the bonding position (two points) of the pad on the semiconductor chip 1 side is recognized, the coordinates are determined, and wire bonding is automatically performed. .
このワイヤボンディングが終ると、樹脂封止材注入装置
のキャビティの注入口とリードフレーｔ１のゲート位置
との位置合せを行った後、キャビティにレジン（ｊ−ポ
キシ系の樹脂）等の樹脂封止材４を注入してモールドさ
れる。そして、樹脂封止材（パッケージ本体）４の裏面
には、第４図（半導体装置の裏側からみた平面図）に示
すように、アウターリード部２Ｃを嵌め込むための所定
の深さの溝５が設けられ、この溝５にコの字状に折り曲
げられて成形されたアウターリード部２Ｃが嵌め込めら
れ、樹脂封止材４の厚み内に収納されている。After this wire bonding is completed, the injection port of the cavity of the resin sealing material injection device is aligned with the gate position of the lead plate t1, and then the cavity is sealed with resin (J-poxy resin) or the like. Material 4 is injected and molded. As shown in FIG. 4 (a plan view seen from the back side of the semiconductor device), a groove 5 of a predetermined depth is formed on the back surface of the resin sealing material (package body) 4 into which the outer lead portion 2C is fitted. An outer lead portion 2C, which is bent and molded into a U-shape, is fitted into the groove 5 and housed within the thickness of the resin sealing material 4.
前記アウターリード部２Ｃは、例えば第５図に示すよう
に、銅（Ｃｕ）２Ｃ□の表面に錫・ニッケル（Ｓｎ−Ｎ
ｉ）合金からなる下地メツキ２Ｃ２が施され、その上に
半田メツキ２Ｃ３が施されている。For example, as shown in FIG. 5, the outer lead portion 2C has tin-nickel (Sn-N
i) A base plating 2C2 made of an alloy is applied, and a solder plating 2C3 is applied thereon.
前記半導体チップ１とリードフレームのインナーリード
部２Ｂとの接合の際のボンディングワイヤの形状高さが
０．１〜０．２ｎｒｎｇ度である。また、Ｔ’ Ａ Ｂ
（Ｔａｐｅ Ａ＋ｒｌ、ｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）法が使用される場合には、半導体チップ１に設けら
れるバンプ（突起電極）の高さとインナーリード２［３
の高さを含めると概略０．０５ｎｎ程度の高さになる。The shape height of the bonding wire when bonding the semiconductor chip 1 and the inner lead portion 2B of the lead frame is 0.1 to 0.2 nm. Also, T' A B
(Tape A+rl, omated Bondin
g) When the method is used, the height of the bumps (protruding electrodes) provided on the semiconductor chip 1 and the inner leads 2 [3
Including the height of , the height is approximately 0.05 nn.
なお、前者のワイヤボンディング法は、低コストであり
、多く使用されている方法である。しかし、従来のよう
に、ボンディングワイヤ３の高さが高いためリードフレ
ーム２を半導体チップ１の下に配置するとパッケージの
全体の厚みが０．６ｍを確保することが困難であったが
、本実施例のパッケージは、第１図に示すように、アウ
ターリード部２ＣでパッケージをＯ、Ｇ ｎｕ以内の寸
法にするため、樹脂封止材４の下面にアウターリード部
２Ｃを嵌め込むための所定の深さの溝５を設け、その溝
５の中にアウターリード部２Ｃを嵌め込むことにより、
半導体装置全体の厚みをＱ 、 ６ ｎｍとすることが
できる。この時、アウターリード部２Ｃと樹脂封止材４
の下面との間に小隙間６を作ることにより、アウターリ
ート部２Ｃに弾性力を持たせてアウターリード部２Ｃの
熱疲労度を低減することができる。また、弾性力が少し
低減するが、アウターリード部２Ｃと樹脂封止材４の下
面とを接着剤６Ａ等で接着させて、アウターリード部２
Ｃをパッケージ本体に強固に固定するようにしてもよい
９
前記リードフレーム２のタブ部２Ａが゛ト導体チップ１
のコーナ部を保持するため、パッケージに応力が加わっ
ても半導体チップ１が破壊することがない。Note that the former wire bonding method is low cost and is often used. However, if the lead frame 2 is placed under the semiconductor chip 1 as in the conventional case because the height of the bonding wire 3 is high, it is difficult to ensure the overall thickness of the package is 0.6 m. In the example package, as shown in FIG. 1, in order to make the package dimensions within O and G nu at the outer lead portion 2C, a predetermined distance is set for fitting the outer lead portion 2C into the lower surface of the resin sealing material 4. By providing a deep groove 5 and fitting the outer lead portion 2C into the groove 5,
The thickness of the entire semiconductor device can be Q, 6 nm. At this time, the outer lead part 2C and the resin sealing material 4
By creating a small gap 6 between the outer lead part 2C and the lower surface of the outer lead part 2C, the outer lead part 2C can be given elastic force and the degree of thermal fatigue of the outer lead part 2C can be reduced. Although the elastic force is slightly reduced, it is also possible to bond the outer lead portion 2C and the lower surface of the resin sealing material 4 with the adhesive 6A or the like.
The tab portion 2A of the lead frame 2 may be firmly fixed to the package body.
Since the corner portions of the semiconductor chip 1 are held, the semiconductor chip 1 will not be destroyed even if stress is applied to the package.
以上の説明かられかるように、本実施例によれば、アウ
ターリード部２Ｃが樹脂封止材４の裏面にコの字状に折
り曲げられて成形され、パッケージ本体の厚み内に収納
されることにより、ボンディングワイヤ３のループ高さ
をタブ部２の厚さで相殺して半導体装置の厚さを薄くす
ることができ、かつ樹脂封止材４の下面にアウターリー
ド部２Ｃを嵌め込むための溝５を設けた厚さ分だけ薄形
にすることができ、更に、半田付部の確保ができる。As can be seen from the above description, according to this embodiment, the outer lead portion 2C is formed by being bent into a U-shape on the back surface of the resin sealing material 4, and is housed within the thickness of the package body. This makes it possible to reduce the thickness of the semiconductor device by offsetting the loop height of the bonding wire 3 with the thickness of the tab portion 2, and to reduce the thickness of the semiconductor device by offsetting the loop height of the bonding wire 3 with the thickness of the tab portion 2. The device can be made thinner by the thickness of the groove 5, and furthermore, the soldering portion can be secured.
また、アウターリード部２Ｃと樹脂封止材４の下面との
間に小隙間６を作ることにより、アウターリード部２Ｃ
に弾性力を持たせることになり、アウターリード部２Ｃ
の熱疲労度を低減することができる。In addition, by creating a small gap 6 between the outer lead portion 2C and the lower surface of the resin sealing material 4, the outer lead portion 2C
This gives elasticity to the outer lead part 2C.
can reduce the degree of thermal fatigue.
次に、前記メモリカード用面実装超薄形半導体装置を、
ＩＣカートに適用した一例を第６図に示す。Next, the surface mount ultra-thin semiconductor device for memory card is
An example of application to an IC cart is shown in FIG.
第６図に示すように、ＩＣカード７は、その所定位置に
メモリカード用面実装超薄形半導体装置８を搭載するた
めの配線端子９が重連のアウターリード部２Ｃに対応し
て設けられている。この配線端子９とメモリカード用面
実装超薄形半導体装置８のアウターリード部２Ｃはりフ
ロー技術により接続される。そして、このメモリカード
用面実装超薄形半導体装置８は、外部のコンピュータに
より情報の書き込み又は読み出しを行うようになってい
る。１０は磁気記録部である。As shown in FIG. 6, the IC card 7 is provided with wiring terminals 9 corresponding to the multiple outer lead portions 2C for mounting the surface-mount ultra-thin semiconductor device 8 for a memory card at a predetermined position. ing. This wiring terminal 9 and the outer lead portion 2C of the surface-mount ultra-thin semiconductor device 8 for memory card are connected by beam flow technology. This surface-mount ultra-thin semiconductor device 8 for memory card is adapted to write or read information by an external computer. 10 is a magnetic recording section.
この例では、面実装超薄形半導体装置８は、ＲＡＭ、Ｒ
ＯＭ等のメモリ装置であるが、必要に応じて論理回路装
置、マイクロプロセッサ等を適用してもよい。In this example, the surface mount ultra-thin semiconductor device 8 includes RAM, R
Although it is a memory device such as OM, a logic circuit device, a microprocessor, etc. may be applied as necessary.
このように、本実施例の超薄型のパッケージは、例えば
、ＩＣカードに使用することができる。In this way, the ultra-thin package of this embodiment can be used for, for example, an IC card.
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、ぞの
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。The present invention has been specifically explained above based on examples, but
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the scope of the invention.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、パラゲージ内部構造を半導体チップの主面上
でペレット付は及びボンディングを行うことにより、ボ
ンディングワイヤのループ高さをタブ部の厚さで相殺し
て半導体装置全体の厚さを薄くすることができる。また
、コの字型のアウター・リード部の形状と、パッケージ
下面にアラターリ−１へ部を嵌め込むための溝を設ける
ことにより。In other words, by pelletizing and bonding the internal structure of the paragauge on the main surface of the semiconductor chip, it is possible to offset the loop height of the bonding wire with the thickness of the tab part and reduce the thickness of the entire semiconductor device. can. Also, by providing a U-shaped outer lead part and a groove on the bottom surface of the package for fitting the part into the outer lead 1.
さらに半導体装置のパッケージの厚さを薄くすることが
できる。Furthermore, the thickness of the semiconductor device package can be reduced.
第１図及び第２図は、本発明をメモリカード用面実装超
薄形半導体装置に適用した一実施例の内部の概略４１が
成を示す図、
第３Ａ図乃至第３Ｃ図は、第１図に示すタブ部の他の実
施例を示す平面図、
第４図は、第１図に示すメモリカード用面実装超薄形半
導体装置の裏側からみた平面図、第５図は、第１図及び
第４図に示すアウターリードの概略構成を示す断面図、
第６図は、第１１図に示すメモリカード用面実装超薄形
半導体装置をＩＣカードに適用した例を示す図である。
図中、１・・・半導体チップ、２・・・リードフレーム
、２Ａ・・・タブ部、２Ｂ・・・インナーリード部、２
Ｃ・・・アウターリード部、３・・・ボンディングワイ
ヤ、４・・・樹脂封止材、５・・・溝、６・・・ホ隙間
、７・・・丁Ｃカード、８・・メモリカード用面実装超
薄形半導体装置、９・・・配線端子、１０・・・磁気記
録部。1 and 2 are diagrams schematically showing the internal structure 41 of an embodiment in which the present invention is applied to a surface-mounted ultra-thin semiconductor device for a memory card, and FIGS. 3A to 3C are FIG. 4 is a plan view showing another embodiment of the tab portion shown in FIG. 1; FIG. and a cross-sectional view showing the schematic structure of the outer lead shown in FIG. 4. FIG. 6 is a diagram showing an example in which the surface-mount ultra-thin semiconductor device for a memory card shown in FIG. 11 is applied to an IC card. In the figure, 1...Semiconductor chip, 2...Lead frame, 2A...Tab portion, 2B...Inner lead portion, 2
C... Outer lead part, 3... Bonding wire, 4... Resin sealing material, 5... Groove, 6... Gap, 7... C card, 8... Memory card Surface mount ultra-thin semiconductor device, 9... Wiring terminal, 10... Magnetic recording section.
Claims (1)
配置され、該タブはこれにより半導体チップのコーナ部
近傍の４個所を少なくとも保持し、かつ封止樹脂量を多
くする穴あき又は切込み構造となっており、前記リード
フレームのアウターリード部はパッケージ本体下面に折
り曲げ成形され、パッケージ本体の厚み内に収納された
構造になっていることを特徴とする面実装超薄形半導体
装置。 ２、前記アウターリードは、繰返し使用に耐え得るよう
に、弾性があり耐摩耗性にすぐれた材質からなっている
ことを特徴とする特許請求の範囲第１項に記載の面実装
超薄形半導体装置。[Claims] 1. A tab portion of the lead frame is arranged on the main surface of the semiconductor chip, and the tab holds at least four locations near the corners of the semiconductor chip, and increases the amount of sealing resin. The surface mount ultra-thin device has a perforated or notched structure, and the outer lead portion of the lead frame is bent and formed on the lower surface of the package body, and is housed within the thickness of the package body. shaped semiconductor device. 2. The surface-mounted ultra-thin semiconductor according to claim 1, wherein the outer lead is made of a material that is elastic and has excellent wear resistance so as to withstand repeated use. Device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116057A JP2647900B2 (en) | 1988-05-12 | 1988-05-12 | Surface mount ultra-thin semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116057A JP2647900B2 (en) | 1988-05-12 | 1988-05-12 | Surface mount ultra-thin semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01286342A true JPH01286342A (en) | 1989-11-17 |
| JP2647900B2 JP2647900B2 (en) | 1997-08-27 |
Family
ID=14677636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116057A Expired - Fee Related JP2647900B2 (en) | 1988-05-12 | 1988-05-12 | Surface mount ultra-thin semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2647900B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044767U (en) * | 1990-04-24 | 1992-01-16 | ||
| US5446313A (en) * | 1992-05-25 | 1995-08-29 | Hitachi, Ltd. | Thin type semiconductor device and module structure using the device |
| KR100300266B1 (en) * | 1992-05-25 | 2001-10-22 | 스즈키 진이치로 | Thin semiconductor device, module structure using the same, and board mounting method of the semiconductor device |
| JP2002049334A (en) * | 1999-11-01 | 2002-02-15 | Rohm Co Ltd | Light emitting display device and method of manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241959A (en) * | 1985-04-18 | 1986-10-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Semiconductor module |
| JPH01187954A (en) * | 1988-01-22 | 1989-07-27 | Matsushita Electron Corp | Resin seal type semiconductor device |
-
1988
- 1988-05-12 JP JP63116057A patent/JP2647900B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241959A (en) * | 1985-04-18 | 1986-10-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Semiconductor module |
| JPH01187954A (en) * | 1988-01-22 | 1989-07-27 | Matsushita Electron Corp | Resin seal type semiconductor device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044767U (en) * | 1990-04-24 | 1992-01-16 | ||
| US5446313A (en) * | 1992-05-25 | 1995-08-29 | Hitachi, Ltd. | Thin type semiconductor device and module structure using the device |
| US5723903A (en) * | 1992-05-25 | 1998-03-03 | Hitachi, Ltd. | Thin type semiconductor device, module structure using the device and method of mounting the device on board |
| US5895969A (en) * | 1992-05-25 | 1999-04-20 | Hitachi, Ltd. And Hitachi Vlsi Engineering Corp. | Thin type semiconductor device, module structure using the device and method of mounting the device on board |
| KR100300266B1 (en) * | 1992-05-25 | 2001-10-22 | 스즈키 진이치로 | Thin semiconductor device, module structure using the same, and board mounting method of the semiconductor device |
| KR100299949B1 (en) * | 1992-05-25 | 2001-10-27 | 가나이 쓰도무 | Thin type semiconductor device, module structure using the device and method of mounting the device on board |
| JP2002049334A (en) * | 1999-11-01 | 2002-02-15 | Rohm Co Ltd | Light emitting display device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2647900B2 (en) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100199262B1 (en) | Semiconductor device and manufacturing method | |
| JP4195804B2 (en) | Dual die package | |
| JP2569939B2 (en) | Resin-sealed semiconductor device | |
| JPH11307675A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP2891692B1 (en) | Semiconductor device | |
| JPH01286342A (en) | Surface mounting ultrathin type semiconductor device | |
| US6057176A (en) | Lead frame coining for semiconductor devices | |
| JPH0256942A (en) | Semiconductor device | |
| JP3170519B2 (en) | Memory card | |
| JP3485736B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH01210394A (en) | Integrated circuit device | |
| JP3009440B2 (en) | Semiconductor device | |
| JP3275787B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JPH0366150A (en) | Semiconductor integrated circuit device | |
| JPS6276661A (en) | Resin sealed type semiconductor device | |
| JPH02275655A (en) | Hybrid integrated circuit | |
| JPH03256352A (en) | Semiconductor device | |
| JP2514430Y2 (en) | Hybrid IC | |
| JPH0595018A (en) | Manufacture of semiconductor device | |
| JPH0595072A (en) | Semiconductor device | |
| JPS61148849A (en) | Semiconductor device | |
| JPS5858354U (en) | Lead frame for semiconductor devices | |
| JPH07169905A (en) | Semiconductor device | |
| JPS6278864A (en) | Semiconductor device | |
| JPS63187330U (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |