JPH01286342A - 面実装超薄形半導体装置 - Google Patents
面実装超薄形半導体装置Info
- Publication number
- JPH01286342A JPH01286342A JP63116057A JP11605788A JPH01286342A JP H01286342 A JPH01286342 A JP H01286342A JP 63116057 A JP63116057 A JP 63116057A JP 11605788 A JP11605788 A JP 11605788A JP H01286342 A JPH01286342 A JP H01286342A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- outer lead
- semiconductor device
- package
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、面実装超薄形半導体装置に関し、特に、超薄
型パッケージの内部構造及び外形（特にアウターリード
形状と、パッケージ裏面形状）に適用して有効な技術に
関するものである。
型パッケージの内部構造及び外形（特にアウターリード
形状と、パッケージ裏面形状）に適用して有効な技術に
関するものである。
従来の薄形半導体装置のフラットパッケージでは、半導
体チップの厚さ、リード厚さ、ボンディング（Ａｕ）線
の高さ等の制約により、厚さ１ｍ以下にはできないため
、半導体集積回路（以下、ＩＣという）カード等への対
応ができなかった。そのため、一般に使用されているＩ
Ｃカードパッケージは、ＣＯＢ （Ｃｈｉｐ Ｏｎ Ｂ
ｏａｒｄ）パッケージである。ＣＯＢパッケージのＩＣ
カードは日経マブロウヒル社刊行の日経エレクトロニク
ス１９８６年９月２２日号（Ｎｏ１０４）の第１３３頁
から第１４４頁に示されている。
体チップの厚さ、リード厚さ、ボンディング（Ａｕ）線
の高さ等の制約により、厚さ１ｍ以下にはできないため
、半導体集積回路（以下、ＩＣという）カード等への対
応ができなかった。そのため、一般に使用されているＩ
Ｃカードパッケージは、ＣＯＢ （Ｃｈｉｐ Ｏｎ Ｂ
ｏａｒｄ）パッケージである。ＣＯＢパッケージのＩＣ
カードは日経マブロウヒル社刊行の日経エレクトロニク
ス１９８６年９月２２日号（Ｎｏ１０４）の第１３３頁
から第１４４頁に示されている。
しかしながら１本発明者の検討によれば、従来のＣＯＢ
パッケージでは、薄型化に対する内部構造への配慮がな
されていないため、パッケージ全体の厚さを薄くするこ
とができず、かつ、強度が弱いという問題があった。
パッケージでは、薄型化に対する内部構造への配慮がな
されていないため、パッケージ全体の厚さを薄くするこ
とができず、かつ、強度が弱いという問題があった。
本発明の目的は、ＩＣカード等にも対応ができる面実装
超薄形半導体装置を提供することにある。
超薄形半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び部将図面によって明らかになるであろ
う。
明細書の記述及び部将図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
半導体チップの主面上にリードフレームのタブ部が配置
され、該タブ部はこれにより半導体チップのコーナ部の
近傍４個所を少なくとも保持し、かつ封止樹脂量を多く
する穴あき又は切込み構造となっており、前記リードフ
レームのアウターリード部はパッケージ本体下面に折り
曲げ成形され、パッケージ本体の厚み内に収納された構
造になっている面実装超薄形半導体装置である。
され、該タブ部はこれにより半導体チップのコーナ部の
近傍４個所を少なくとも保持し、かつ封止樹脂量を多く
する穴あき又は切込み構造となっており、前記リードフ
レームのアウターリード部はパッケージ本体下面に折り
曲げ成形され、パッケージ本体の厚み内に収納された構
造になっている面実装超薄形半導体装置である。
前記の手段によれば、パッケージ内部構造を半導体チッ
プの主面上でペレット付は及びボンディングを行うこと
により、ボンディングワイヤのループ高さをタブ部の厚
さで相殺して半導体装置全体の厚さを薄くすることがで
きる。また、コの字型のアウターリードの形状と、パッ
ケージ裏にアウターリードを嵌め込むための溝を設ける
ことにより、さらに半導体装置のパッケージの厚さを薄
くすることができる。
プの主面上でペレット付は及びボンディングを行うこと
により、ボンディングワイヤのループ高さをタブ部の厚
さで相殺して半導体装置全体の厚さを薄くすることがで
きる。また、コの字型のアウターリードの形状と、パッ
ケージ裏にアウターリードを嵌め込むための溝を設ける
ことにより、さらに半導体装置のパッケージの厚さを薄
くすることができる。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明−
は省略する。
を有するものは同一符号を付け、その繰り返しの説明−
は省略する。
第１図及び第２図は、本発明をメモリカード用面実装超
薄形半導体装置に適用した一実施例の内部の概略構成を
示す図であり、第１図は、その装置の封止材の一部を除
去した上平面図、第２図は、第１図の■−■線でメモリ
カード用面実装超薄形半導体装置を切った断面図である
。
薄形半導体装置に適用した一実施例の内部の概略構成を
示す図であり、第１図は、その装置の封止材の一部を除
去した上平面図、第２図は、第１図の■−■線でメモリ
カード用面実装超薄形半導体装置を切った断面図である
。
本実施例のメモリカード用面実装超薄形半導体装置は、
第１図及び第２図に示すように、半導体チップ１の主面
上にリードフレーム２のタブ部２Ａを載置してペレット
付けされる。
第１図及び第２図に示すように、半導体チップ１の主面
上にリードフレーム２のタブ部２Ａを載置してペレット
付けされる。
このタブ部２Ａの形状は、その中央部に貫通孔２Ａ工を
有し、左右側部には半導体チップｌの主面上に設けられ
た電極（パッド）が露出するように複数の切込み２Ａ２
が設けられている。また、タブ部２Ａの形状は、第３Ａ
図乃至第３ｃ図に示すように、半導体チップ１のコーナ
部の近傍４個所を少なくとも保持し、かっ封止樹脂量を
多くする穴あき又は切込み構造となっておればどのよう
な構造のものであってもよい。
有し、左右側部には半導体チップｌの主面上に設けられ
た電極（パッド）が露出するように複数の切込み２Ａ２
が設けられている。また、タブ部２Ａの形状は、第３Ａ
図乃至第３ｃ図に示すように、半導体チップ１のコーナ
部の近傍４個所を少なくとも保持し、かっ封止樹脂量を
多くする穴あき又は切込み構造となっておればどのよう
な構造のものであってもよい。
前記半導体チップ１の各電極（パッド）とリードフレー
ム２のインナーリード部２Ｂとが、例えば金（Ａｕ）線
等からなるボンディング・ワイヤ３で電気的に接続され
ている。このボンディングワイヤ３は、例えば直径３０
μｍの金（Ａｕ）ワイヤを用いる。ワイヤボンディング
は、例えば、半導体チップ１上の各パッドとボンディン
グワイヤ３とは、ウェッジ・ポールボンディング法で接
続される。
ム２のインナーリード部２Ｂとが、例えば金（Ａｕ）線
等からなるボンディング・ワイヤ３で電気的に接続され
ている。このボンディングワイヤ３は、例えば直径３０
μｍの金（Ａｕ）ワイヤを用いる。ワイヤボンディング
は、例えば、半導体チップ１上の各パッドとボンディン
グワイヤ３とは、ウェッジ・ポールボンディング法で接
続される。
同様に、インナーリード部２Ｂとボンディングワイヤ３
とは、超音波振動を併用した熱圧着で接続される。そし
て、インナーリード部２Ｂのボンディング用端子部は、
銀（Ａｇ）メツキ２Ｃ４（第５図）されている。また、
半導体チップｌとインナーリード部２Ｂをボンディング
ワイヤ３によって電気的に接続する際に、半導体チップ
１側のパッドのボンディング位置（２点）を認識して座
標を決定し、自動的にワイヤボンディングを行う。
とは、超音波振動を併用した熱圧着で接続される。そし
て、インナーリード部２Ｂのボンディング用端子部は、
銀（Ａｇ）メツキ２Ｃ４（第５図）されている。また、
半導体チップｌとインナーリード部２Ｂをボンディング
ワイヤ３によって電気的に接続する際に、半導体チップ
１側のパッドのボンディング位置（２点）を認識して座
標を決定し、自動的にワイヤボンディングを行う。
このワイヤボンディングが終ると、樹脂封止材注入装置
のキャビティの注入口とリードフレーｔ１のゲート位置
との位置合せを行った後、キャビティにレジン（ｊ−ポ
キシ系の樹脂）等の樹脂封止材４を注入してモールドさ
れる。そして、樹脂封止材（パッケージ本体）４の裏面
には、第４図（半導体装置の裏側からみた平面図）に示
すように、アウターリード部２Ｃを嵌め込むための所定
の深さの溝５が設けられ、この溝５にコの字状に折り曲
げられて成形されたアウターリード部２Ｃが嵌め込めら
れ、樹脂封止材４の厚み内に収納されている。
のキャビティの注入口とリードフレーｔ１のゲート位置
との位置合せを行った後、キャビティにレジン（ｊ−ポ
キシ系の樹脂）等の樹脂封止材４を注入してモールドさ
れる。そして、樹脂封止材（パッケージ本体）４の裏面
には、第４図（半導体装置の裏側からみた平面図）に示
すように、アウターリード部２Ｃを嵌め込むための所定
の深さの溝５が設けられ、この溝５にコの字状に折り曲
げられて成形されたアウターリード部２Ｃが嵌め込めら
れ、樹脂封止材４の厚み内に収納されている。
前記アウターリード部２Ｃは、例えば第５図に示すよう
に、銅（Ｃｕ）２Ｃ□の表面に錫・ニッケル（Ｓｎ−Ｎ
ｉ）合金からなる下地メツキ２Ｃ２が施され、その上に
半田メツキ２Ｃ３が施されている。
に、銅（Ｃｕ）２Ｃ□の表面に錫・ニッケル（Ｓｎ−Ｎ
ｉ）合金からなる下地メツキ２Ｃ２が施され、その上に
半田メツキ２Ｃ３が施されている。
前記半導体チップ１とリードフレームのインナーリード
部２Ｂとの接合の際のボンディングワイヤの形状高さが
０．１〜０．２ｎｒｎｇ度である。また、Ｔ’ Ａ Ｂ
（Ｔａｐｅ Ａ＋ｒｌ、ｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）法が使用される場合には、半導体チップ１に設けら
れるバンプ（突起電極）の高さとインナーリード２［３
の高さを含めると概略０．０５ｎｎ程度の高さになる。
部２Ｂとの接合の際のボンディングワイヤの形状高さが
０．１〜０．２ｎｒｎｇ度である。また、Ｔ’ Ａ Ｂ
（Ｔａｐｅ Ａ＋ｒｌ、ｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）法が使用される場合には、半導体チップ１に設けら
れるバンプ（突起電極）の高さとインナーリード２［３
の高さを含めると概略０．０５ｎｎ程度の高さになる。
なお、前者のワイヤボンディング法は、低コストであり
、多く使用されている方法である。しかし、従来のよう
に、ボンディングワイヤ３の高さが高いためリードフレ
ーム２を半導体チップ１の下に配置するとパッケージの
全体の厚みが０．６ｍを確保することが困難であったが
、本実施例のパッケージは、第１図に示すように、アウ
ターリード部２ＣでパッケージをＯ、Ｇ ｎｕ以内の寸
法にするため、樹脂封止材４の下面にアウターリード部
２Ｃを嵌め込むための所定の深さの溝５を設け、その溝
５の中にアウターリード部２Ｃを嵌め込むことにより、
半導体装置全体の厚みをＱ 、 ６ ｎｍとすることが
できる。この時、アウターリード部２Ｃと樹脂封止材４
の下面との間に小隙間６を作ることにより、アウターリ
ート部２Ｃに弾性力を持たせてアウターリード部２Ｃの
熱疲労度を低減することができる。また、弾性力が少し
低減するが、アウターリード部２Ｃと樹脂封止材４の下
面とを接着剤６Ａ等で接着させて、アウターリード部２
Ｃをパッケージ本体に強固に固定するようにしてもよい
９ 前記リードフレーム２のタブ部２Ａが゛ト導体チップ１
のコーナ部を保持するため、パッケージに応力が加わっ
ても半導体チップ１が破壊することがない。
、多く使用されている方法である。しかし、従来のよう
に、ボンディングワイヤ３の高さが高いためリードフレ
ーム２を半導体チップ１の下に配置するとパッケージの
全体の厚みが０．６ｍを確保することが困難であったが
、本実施例のパッケージは、第１図に示すように、アウ
ターリード部２ＣでパッケージをＯ、Ｇ ｎｕ以内の寸
法にするため、樹脂封止材４の下面にアウターリード部
２Ｃを嵌め込むための所定の深さの溝５を設け、その溝
５の中にアウターリード部２Ｃを嵌め込むことにより、
半導体装置全体の厚みをＱ 、 ６ ｎｍとすることが
できる。この時、アウターリード部２Ｃと樹脂封止材４
の下面との間に小隙間６を作ることにより、アウターリ
ート部２Ｃに弾性力を持たせてアウターリード部２Ｃの
熱疲労度を低減することができる。また、弾性力が少し
低減するが、アウターリード部２Ｃと樹脂封止材４の下
面とを接着剤６Ａ等で接着させて、アウターリード部２
Ｃをパッケージ本体に強固に固定するようにしてもよい
９ 前記リードフレーム２のタブ部２Ａが゛ト導体チップ１
のコーナ部を保持するため、パッケージに応力が加わっ
ても半導体チップ１が破壊することがない。
以上の説明かられかるように、本実施例によれば、アウ
ターリード部２Ｃが樹脂封止材４の裏面にコの字状に折
り曲げられて成形され、パッケージ本体の厚み内に収納
されることにより、ボンディングワイヤ３のループ高さ
をタブ部２の厚さで相殺して半導体装置の厚さを薄くす
ることができ、かつ樹脂封止材４の下面にアウターリー
ド部２Ｃを嵌め込むための溝５を設けた厚さ分だけ薄形
にすることができ、更に、半田付部の確保ができる。
ターリード部２Ｃが樹脂封止材４の裏面にコの字状に折
り曲げられて成形され、パッケージ本体の厚み内に収納
されることにより、ボンディングワイヤ３のループ高さ
をタブ部２の厚さで相殺して半導体装置の厚さを薄くす
ることができ、かつ樹脂封止材４の下面にアウターリー
ド部２Ｃを嵌め込むための溝５を設けた厚さ分だけ薄形
にすることができ、更に、半田付部の確保ができる。
また、アウターリード部２Ｃと樹脂封止材４の下面との
間に小隙間６を作ることにより、アウターリード部２Ｃ
に弾性力を持たせることになり、アウターリード部２Ｃ
の熱疲労度を低減することができる。
間に小隙間６を作ることにより、アウターリード部２Ｃ
に弾性力を持たせることになり、アウターリード部２Ｃ
の熱疲労度を低減することができる。
次に、前記メモリカード用面実装超薄形半導体装置を、
ＩＣカートに適用した一例を第６図に示す。
ＩＣカートに適用した一例を第６図に示す。
第６図に示すように、ＩＣカード７は、その所定位置に
メモリカード用面実装超薄形半導体装置８を搭載するた
めの配線端子９が重連のアウターリード部２Ｃに対応し
て設けられている。この配線端子９とメモリカード用面
実装超薄形半導体装置８のアウターリード部２Ｃはりフ
ロー技術により接続される。そして、このメモリカード
用面実装超薄形半導体装置８は、外部のコンピュータに
より情報の書き込み又は読み出しを行うようになってい
る。１０は磁気記録部である。
メモリカード用面実装超薄形半導体装置８を搭載するた
めの配線端子９が重連のアウターリード部２Ｃに対応し
て設けられている。この配線端子９とメモリカード用面
実装超薄形半導体装置８のアウターリード部２Ｃはりフ
ロー技術により接続される。そして、このメモリカード
用面実装超薄形半導体装置８は、外部のコンピュータに
より情報の書き込み又は読み出しを行うようになってい
る。１０は磁気記録部である。
この例では、面実装超薄形半導体装置８は、ＲＡＭ、Ｒ
ＯＭ等のメモリ装置であるが、必要に応じて論理回路装
置、マイクロプロセッサ等を適用してもよい。
ＯＭ等のメモリ装置であるが、必要に応じて論理回路装
置、マイクロプロセッサ等を適用してもよい。
このように、本実施例の超薄型のパッケージは、例えば
、ＩＣカードに使用することができる。
、ＩＣカードに使用することができる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、ぞの
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、ぞの
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、パラゲージ内部構造を半導体チップの主面上
でペレット付は及びボンディングを行うことにより、ボ
ンディングワイヤのループ高さをタブ部の厚さで相殺し
て半導体装置全体の厚さを薄くすることができる。また
、コの字型のアウター・リード部の形状と、パッケージ
下面にアラターリ−１へ部を嵌め込むための溝を設ける
ことにより。
でペレット付は及びボンディングを行うことにより、ボ
ンディングワイヤのループ高さをタブ部の厚さで相殺し
て半導体装置全体の厚さを薄くすることができる。また
、コの字型のアウター・リード部の形状と、パッケージ
下面にアラターリ−１へ部を嵌め込むための溝を設ける
ことにより。
さらに半導体装置のパッケージの厚さを薄くすることが
できる。
できる。
第１図及び第２図は、本発明をメモリカード用面実装超
薄形半導体装置に適用した一実施例の内部の概略４１が
成を示す図、 第３Ａ図乃至第３Ｃ図は、第１図に示すタブ部の他の実
施例を示す平面図、 第４図は、第１図に示すメモリカード用面実装超薄形半
導体装置の裏側からみた平面図、第５図は、第１図及び
第４図に示すアウターリードの概略構成を示す断面図、 第６図は、第１１図に示すメモリカード用面実装超薄形
半導体装置をＩＣカードに適用した例を示す図である。 図中、１・・・半導体チップ、２・・・リードフレーム
、２Ａ・・・タブ部、２Ｂ・・・インナーリード部、２
Ｃ・・・アウターリード部、３・・・ボンディングワイ
ヤ、４・・・樹脂封止材、５・・・溝、６・・・ホ隙間
、７・・・丁Ｃカード、８・・メモリカード用面実装超
薄形半導体装置、９・・・配線端子、１０・・・磁気記
録部。
薄形半導体装置に適用した一実施例の内部の概略４１が
成を示す図、 第３Ａ図乃至第３Ｃ図は、第１図に示すタブ部の他の実
施例を示す平面図、 第４図は、第１図に示すメモリカード用面実装超薄形半
導体装置の裏側からみた平面図、第５図は、第１図及び
第４図に示すアウターリードの概略構成を示す断面図、 第６図は、第１１図に示すメモリカード用面実装超薄形
半導体装置をＩＣカードに適用した例を示す図である。 図中、１・・・半導体チップ、２・・・リードフレーム
、２Ａ・・・タブ部、２Ｂ・・・インナーリード部、２
Ｃ・・・アウターリード部、３・・・ボンディングワイ
ヤ、４・・・樹脂封止材、５・・・溝、６・・・ホ隙間
、７・・・丁Ｃカード、８・・メモリカード用面実装超
薄形半導体装置、９・・・配線端子、１０・・・磁気記
録部。
Claims (1)
- 【特許請求の範囲】 １、半導体チップの主面上にリードフレームのタブ部が
配置され、該タブはこれにより半導体チップのコーナ部
近傍の４個所を少なくとも保持し、かつ封止樹脂量を多
くする穴あき又は切込み構造となっており、前記リード
フレームのアウターリード部はパッケージ本体下面に折
り曲げ成形され、パッケージ本体の厚み内に収納された
構造になっていることを特徴とする面実装超薄形半導体
装置。 ２、前記アウターリードは、繰返し使用に耐え得るよう
に、弾性があり耐摩耗性にすぐれた材質からなっている
ことを特徴とする特許請求の範囲第１項に記載の面実装
超薄形半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116057A JP2647900B2 (ja) | 1988-05-12 | 1988-05-12 | 面実装超薄形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116057A JP2647900B2 (ja) | 1988-05-12 | 1988-05-12 | 面実装超薄形半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01286342A true JPH01286342A (ja) | 1989-11-17 |
| JP2647900B2 JP2647900B2 (ja) | 1997-08-27 |
Family
ID=14677636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116057A Expired - Fee Related JP2647900B2 (ja) | 1988-05-12 | 1988-05-12 | 面実装超薄形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2647900B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044767U (ja) * | 1990-04-24 | 1992-01-16 | ||
| US5446313A (en) * | 1992-05-25 | 1995-08-29 | Hitachi, Ltd. | Thin type semiconductor device and module structure using the device |
| KR100300266B1 (ko) * | 1992-05-25 | 2001-10-22 | 스즈키 진이치로 | 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법 |
| JP2002049334A (ja) * | 1999-11-01 | 2002-02-15 | Rohm Co Ltd | 発光表示装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241959A (ja) * | 1985-04-18 | 1986-10-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体モジユ−ル |
| JPH01187954A (ja) * | 1988-01-22 | 1989-07-27 | Matsushita Electron Corp | 樹脂封止型半導体装置 |
-
1988
- 1988-05-12 JP JP63116057A patent/JP2647900B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241959A (ja) * | 1985-04-18 | 1986-10-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体モジユ−ル |
| JPH01187954A (ja) * | 1988-01-22 | 1989-07-27 | Matsushita Electron Corp | 樹脂封止型半導体装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044767U (ja) * | 1990-04-24 | 1992-01-16 | ||
| US5446313A (en) * | 1992-05-25 | 1995-08-29 | Hitachi, Ltd. | Thin type semiconductor device and module structure using the device |
| US5723903A (en) * | 1992-05-25 | 1998-03-03 | Hitachi, Ltd. | Thin type semiconductor device, module structure using the device and method of mounting the device on board |
| US5895969A (en) * | 1992-05-25 | 1999-04-20 | Hitachi, Ltd. And Hitachi Vlsi Engineering Corp. | Thin type semiconductor device, module structure using the device and method of mounting the device on board |
| KR100300266B1 (ko) * | 1992-05-25 | 2001-10-22 | 스즈키 진이치로 | 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법 |
| KR100299949B1 (ko) * | 1992-05-25 | 2001-10-27 | 가나이 쓰도무 | 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법 |
| JP2002049334A (ja) * | 1999-11-01 | 2002-02-15 | Rohm Co Ltd | 発光表示装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2647900B2 (ja) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100199262B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP4195804B2 (ja) | デュアルダイパッケージ | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2891692B1 (ja) | 半導体装置 | |
| JPH01286342A (ja) | 面実装超薄形半導体装置 | |
| US6057176A (en) | Lead frame coining for semiconductor devices | |
| JPH0256942A (ja) | 半導体装置 | |
| JP3170519B2 (ja) | メモリカード | |
| JP3485736B2 (ja) | 半導体装置とその製造方法 | |
| JPH01210394A (ja) | 集積回路装置 | |
| JP3009440B2 (ja) | 半導体装置 | |
| JP3275787B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS6276661A (ja) | 樹脂封止型半導体装置 | |
| JPH02275655A (ja) | 混成集積回路 | |
| JPH03256352A (ja) | 半導体装置 | |
| JP2514430Y2 (ja) | ハイブリッドｉｃ | |
| JPH0595018A (ja) | 半導体装置の製造方法 | |
| JPH0595072A (ja) | 半導体装置 | |
| JPS61148849A (ja) | 半導体装置 | |
| JPS5858354U (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH07169905A (ja) | 半導体装置 | |
| JPS6278864A (ja) | 半導体装置 | |
| JPS63187330U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |