JPH01286598A - 交換プログラムデバッグ方式 - Google Patents
交換プログラムデバッグ方式Info
- Publication number
- JPH01286598A JPH01286598A JP11586488A JP11586488A JPH01286598A JP H01286598 A JPH01286598 A JP H01286598A JP 11586488 A JP11586488 A JP 11586488A JP 11586488 A JP11586488 A JP 11586488A JP H01286598 A JPH01286598 A JP H01286598A
- Authority
- JP
- Japan
- Prior art keywords
- function
- exchange program
- program
- address
- exchange
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000012423 maintenance Methods 0.000 claims description 27
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 16
- 230000002542 deteriorative effect Effects 0.000 abstract description 4
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は自動交換機の交換プログラムデバッグ方式に関
する。
する。
従来の自動交換機の交換プログラムデバッグ方式は、自
動交換機の中央制御装置として汎用のマイクロコンピュ
ータが採用され、交換プログラムはこのマイクロコンピ
ュータ上で稼働しているため、交換プログラムのデバッ
グ時にインサーキットエミュレータ(以下ICEと記す
)と呼ばれるデバッグ用機器を、マイクロコンピュータ
の代わりにマイクロコンピュータを搭載するプリント基
板の該当部分に接続してデバッグを行う方式であった。
動交換機の中央制御装置として汎用のマイクロコンピュ
ータが採用され、交換プログラムはこのマイクロコンピ
ュータ上で稼働しているため、交換プログラムのデバッ
グ時にインサーキットエミュレータ(以下ICEと記す
)と呼ばれるデバッグ用機器を、マイクロコンピュータ
の代わりにマイクロコンピュータを搭載するプリント基
板の該当部分に接続してデバッグを行う方式であった。
上述した従来の交換プログラムデバッグ方式は、ICE
を用いて交換プログラムのデバッグを行う方式であり、
デバッグの対象となるプログラムのメモリアドレス部分
が実行された時点でマイクロコンピュータの実行を停止
し、そのときのメモリ内容を調べるか、レジスタの内容
を調べるか等により行われていた。しかしながら、IC
Eをマイクロコンピュータを搭載するプリント基板の該
当部分に接続するには、−度、マイクロコンピュータを
搭載するプリント基板に対する電源を切らねばならない
ため、運用中の自動交換機で障害が発生しICEを用い
て障害検出を行わなければならない場合には、自動交換
機の主要部の電源断によりサービスの低下を招くという
問題点がある。
を用いて交換プログラムのデバッグを行う方式であり、
デバッグの対象となるプログラムのメモリアドレス部分
が実行された時点でマイクロコンピュータの実行を停止
し、そのときのメモリ内容を調べるか、レジスタの内容
を調べるか等により行われていた。しかしながら、IC
Eをマイクロコンピュータを搭載するプリント基板の該
当部分に接続するには、−度、マイクロコンピュータを
搭載するプリント基板に対する電源を切らねばならない
ため、運用中の自動交換機で障害が発生しICEを用い
て障害検出を行わなければならない場合には、自動交換
機の主要部の電源断によりサービスの低下を招くという
問題点がある。
本発明の目的は、自動交換機の中央制御装置として使用
されているマイクロコンピュータが持つ、プログラムの
実行を停止し割込み制御を行う機能を使用して、ソフト
ウェアのバグによる障害発生時、ICE等を使用するた
めに交換処理を停止したり、主要部の電源断によるサー
ビスの低下等の事態を招かずにデバッグ作業を行う交換
プログラムデバッグ方式を提供することにある。
されているマイクロコンピュータが持つ、プログラムの
実行を停止し割込み制御を行う機能を使用して、ソフト
ウェアのバグによる障害発生時、ICE等を使用するた
めに交換処理を停止したり、主要部の電源断によるサー
ビスの低下等の事態を招かずにデバッグ作業を行う交換
プログラムデバッグ方式を提供することにある。
本発明の交換プログラムデバッグ方式は、自動交換機の
交換プログラムデバッグ方式において、前記自動交換機
には交換プログラム実行中に障害を検出するとその交換
プログラムの実行を停止し割込み制御を行う機能を持つ
中央制御装置と、保守者が監視のために障害発生時に前
記交換プログラムの実行を停止し割込み制御を行う通常
は不活性化されている割込み制御機能を活性化する情報
を入力する保守端末と、その保守端末の出力を受信した
前記中央制御装置から制御を受け記憶内容の一部を前記
割込み制御機能を活性化するように書替える機能と前記
中央制御装置が実行中の交換プログラムに割込みを行う
場合にその時点での制御内容を一時的に記憶する機能と
を有する記憶装置とを含む構成である。
交換プログラムデバッグ方式において、前記自動交換機
には交換プログラム実行中に障害を検出するとその交換
プログラムの実行を停止し割込み制御を行う機能を持つ
中央制御装置と、保守者が監視のために障害発生時に前
記交換プログラムの実行を停止し割込み制御を行う通常
は不活性化されている割込み制御機能を活性化する情報
を入力する保守端末と、その保守端末の出力を受信した
前記中央制御装置から制御を受け記憶内容の一部を前記
割込み制御機能を活性化するように書替える機能と前記
中央制御装置が実行中の交換プログラムに割込みを行う
場合にその時点での制御内容を一時的に記憶する機能と
を有する記憶装置とを含む構成である。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例のブロック図である。
スイッチングネットワーク1は、中央処理装置2の制御
に基づいて端末制御装置3と接続されている通話路バス
4の接続制御を行う、中央処理装置2は、記憶装置5に
収められている交換接続処理を行うのに必要なプログラ
ムの内容に基づいて交換接続処理を行う。端末制御装置
3は、端末制御バス6を介して伝達される、中央処理装
置2がらの制御指示に従って端末装置7の制御を行う。
に基づいて端末制御装置3と接続されている通話路バス
4の接続制御を行う、中央処理装置2は、記憶装置5に
収められている交換接続処理を行うのに必要なプログラ
ムの内容に基づいて交換接続処理を行う。端末制御装置
3は、端末制御バス6を介して伝達される、中央処理装
置2がらの制御指示に従って端末装置7の制御を行う。
保守端末制御装置8は、保守端末制御バス9を介して送
信される中央処理装置2がらのデータを、保守端末バス
10を介して保守端末11に送信し、逆に、保守者が保
守端末11がら入力する情報を、中央処理装置2に送信
する。
信される中央処理装置2がらのデータを、保守端末バス
10を介して保守端末11に送信し、逆に、保守者が保
守端末11がら入力する情報を、中央処理装置2に送信
する。
中央処理装置2に使用されるマイクロコンピュータの機
能には、特定アドレスをアクセスした場合、内部で割込
みが発生し、対応する割込みを処理するプログラムを起
動する機能(以下アドレス・トラップ機能と記す)とが
、ある特定データを命令語として実行すると、内部割込
みを発生させて該当するプログラムを起動する機能等が
ある。
能には、特定アドレスをアクセスした場合、内部で割込
みが発生し、対応する割込みを処理するプログラムを起
動する機能(以下アドレス・トラップ機能と記す)とが
、ある特定データを命令語として実行すると、内部割込
みを発生させて該当するプログラムを起動する機能等が
ある。
但し、これらのデバッグ支援機能は、常時作動している
訳ではなく、マイクロコンピュータが持つフラグ情報の
内容に基づいてアドレス・トラップ機能が働く。
訳ではなく、マイクロコンピュータが持つフラグ情報の
内容に基づいてアドレス・トラップ機能が働く。
第2図は本発明の一実施例の処理の流れ図である。
今、自動交換機が現在運用中であって、アドレス・トラ
ップ機能は動作しないよう、マイクロコンピュータが持
つフラグ情報は起動禁止に設定されているものとする。
ップ機能は動作しないよう、マイクロコンピュータが持
つフラグ情報は起動禁止に設定されているものとする。
次に、動作についてステップごとに説明する。
(ステップ1) 中央処理装置は、保守端末制御装置を
介して、保守端末がちの保守者のアドレス・トラップ機
能設定指示コマンドの投入を監視している。
介して、保守端末がちの保守者のアドレス・トラップ機
能設定指示コマンドの投入を監視している。
(ステップ2) 次に、保守者がアドレス・I・ラップ
機能を動作させたいメモリアドレス情報を含むアドレス
・トラップ機能設定指示コマンドを保守端末を介して投
入する。中央制御装置はその指示コマンドに基づき、マ
イクロコンピュータの通常は不活性化されているアドレ
ス・トラップ機能を活性化するため、アドレス・トラッ
プ機能対応のフラグ情報に不活性解除設定を行い、アド
レス・トラップレジスタ(アドレス・トラップ対象とな
るメモリアドレスを設定するレジスタ)に、受信したア
ドレス・トラップ機能設定指示コマンドに含まれていた
メモリアドレス情報を設定する。
機能を動作させたいメモリアドレス情報を含むアドレス
・トラップ機能設定指示コマンドを保守端末を介して投
入する。中央制御装置はその指示コマンドに基づき、マ
イクロコンピュータの通常は不活性化されているアドレ
ス・トラップ機能を活性化するため、アドレス・トラッ
プ機能対応のフラグ情報に不活性解除設定を行い、アド
レス・トラップレジスタ(アドレス・トラップ対象とな
るメモリアドレスを設定するレジスタ)に、受信したア
ドレス・トラップ機能設定指示コマンドに含まれていた
メモリアドレス情報を設定する。
(ステップ3) マイクロコンピュータの持つアドレス
・トラップ機能が活性化されると、マイクロコンピュー
タ自身のハードウェアにより、アドレス・トラップレジ
スタに設定されたメモリアドレスに対する起動の有無が
確認される。
・トラップ機能が活性化されると、マイクロコンピュー
タ自身のハードウェアにより、アドレス・トラップレジ
スタに設定されたメモリアドレスに対する起動の有無が
確認される。
(ステップ4) 該当のメモリアドレスに対して起動さ
れると、マイクロコンピュータはこれを検出し、アドレ
ス・トラップ機能対応に予め定められている特定のジャ
ンプ・テーブルを調べ、そこに設定されているメモリア
ドレスのプログラム(アドレス・トラップ機能対応の処
理プログラム)に制御を移す。この時、それまで実行し
ていた交換接続プログラムは、割込み処理が入ったので
、以後の処理により、アドレス・トラップ機能の起動時
のレジスタ内容が破壊されるのを防ぐため、全レジスタ
の内容をスタック上に退避させる。
れると、マイクロコンピュータはこれを検出し、アドレ
ス・トラップ機能対応に予め定められている特定のジャ
ンプ・テーブルを調べ、そこに設定されているメモリア
ドレスのプログラム(アドレス・トラップ機能対応の処
理プログラム)に制御を移す。この時、それまで実行し
ていた交換接続プログラムは、割込み処理が入ったので
、以後の処理により、アドレス・トラップ機能の起動時
のレジスタ内容が破壊されるのを防ぐため、全レジスタ
の内容をスタック上に退避させる。
(ステップ5) 次に、アドレス・トラップ機能の起動
時の全レジスタの内容、およびアドレス・1〜ラップ機
能の対象となった該当のメモリアドレスのメモリ内容を
、保守端末制御バスと保守端末制御装置と保守端末バス
とを介して保守端末に送信する。
時の全レジスタの内容、およびアドレス・1〜ラップ機
能の対象となった該当のメモリアドレスのメモリ内容を
、保守端末制御バスと保守端末制御装置と保守端末バス
とを介して保守端末に送信する。
(ステップ6) 送信処理終了後、アドレス・トラップ
機能の起動時の全レジスタの内容を再度全レジスタに設
定する。
機能の起動時の全レジスタの内容を再度全レジスタに設
定する。
(ステップ7) 次に、アドレス・トラップ機能の起動
時に実行していた交換接続プログラムに制御を戻し、引
続き(ステップ3)に戻り、アドレス・トラップレジス
タに設定されたメモリアドレスに対する起動の有無が確
認される。
時に実行していた交換接続プログラムに制御を戻し、引
続き(ステップ3)に戻り、アドレス・トラップレジス
タに設定されたメモリアドレスに対する起動の有無が確
認される。
(ステップ8) マイクロコンピュータは、アドレス・
トラップ機能が活性化されると、アドレス・トラップレ
ジスタに設定されたメモリアドレスに対する起動の有無
を監視する一方、保守端末から保守者がアドレス・トラ
ップ機能設定解除指示コマンドを保守端末を介して投入
するのを監視する。
トラップ機能が活性化されると、アドレス・トラップレ
ジスタに設定されたメモリアドレスに対する起動の有無
を監視する一方、保守端末から保守者がアドレス・トラ
ップ機能設定解除指示コマンドを保守端末を介して投入
するのを監視する。
(ステップ9〉 アドレス・トラップ機能設定解除指示
コマンドを受信すると、先に不活性解除設定を行ったア
ドレス・トラップ機能対応のフラグ情報に不活性設定を
行い、これによりアドレス・トラップ機能は不活性化さ
れ、(ステップ1)に戻り、再度、保守端末からの保守
者のアドレス・トラップ機能設定コマンドの投入を監視
している。
コマンドを受信すると、先に不活性解除設定を行ったア
ドレス・トラップ機能対応のフラグ情報に不活性設定を
行い、これによりアドレス・トラップ機能は不活性化さ
れ、(ステップ1)に戻り、再度、保守端末からの保守
者のアドレス・トラップ機能設定コマンドの投入を監視
している。
以上説明したように、本発明は、自動交換機の中央制御
装置として使用されているマイクロコンピュータが持つ
、プログラムの実行を停止し割込み制御を行う機能を使
用して、ソフトウェアのバグによる障害発生時、ISE
等を使用するために交換処理を停止したり、主要部の電
源断によるサービスの低下等の事態を招かずにデバッグ
作業を行うことができる効果を有する。
装置として使用されているマイクロコンピュータが持つ
、プログラムの実行を停止し割込み制御を行う機能を使
用して、ソフトウェアのバグによる障害発生時、ISE
等を使用するために交換処理を停止したり、主要部の電
源断によるサービスの低下等の事態を招かずにデバッグ
作業を行うことができる効果を有する。
第1図は本発明の一実施例のブロック図である。
第2図は本発明の一実施例の処理の流れ図である。
1・・・・・・スイッチングネットワーク、2・・・・
・・中央処理装置、3・・・・・・端末制御装置、4・
・・・・・通話路バス、5・・・・・・記憶装置、6・
・・・・・端末制御バス、7・・・・・・端末装置、8
・・・・・・保守端末制御装置、9・・・・・・保守端
末制御バス、10・・・・・・保守端末バス、11・・
・・・・保守端末。
・・中央処理装置、3・・・・・・端末制御装置、4・
・・・・・通話路バス、5・・・・・・記憶装置、6・
・・・・・端末制御バス、7・・・・・・端末装置、8
・・・・・・保守端末制御装置、9・・・・・・保守端
末制御バス、10・・・・・・保守端末バス、11・・
・・・・保守端末。
Claims (1)
- 自動交換機の交換プログラムデバッグ方式において、
前記自動交換機には交換プログラム実行中に障害を検出
するとその交換プログラムの実行を停止し割込み制御を
行う機能を持つ中央制御装置と、保守者が監視のために
障害発生時に前記交換プログラムの実行を停止し割込み
制御を行う通常は不活性化されている割込み制御機能を
活性化する情報を入力する保守端末と、その保守端末の
出力を受信した前記中央制御装置から制御を受け記憶内
容の一部を前記割込み制御機能を活性化するように書替
える機能と前記中央制御装置が実行中の交換プログラム
に割込みを行う場合にその時点での制御内容を一時的に
記憶する機能とを有する記憶装置とを含むことを特徴と
する交換プログラムデバッグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11586488A JPH01286598A (ja) | 1988-05-11 | 1988-05-11 | 交換プログラムデバッグ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11586488A JPH01286598A (ja) | 1988-05-11 | 1988-05-11 | 交換プログラムデバッグ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01286598A true JPH01286598A (ja) | 1989-11-17 |
Family
ID=14673039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11586488A Pending JPH01286598A (ja) | 1988-05-11 | 1988-05-11 | 交換プログラムデバッグ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01286598A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461521B1 (ko) * | 2000-03-07 | 2004-12-14 | 엘지전자 주식회사 | 교환기에서 어서트 기능을 이용한 프로그램 디버깅 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60147849A (ja) * | 1984-01-13 | 1985-08-03 | Hitachi Ltd | マイクロプログラムのデバツグを行う方式 |
-
1988
- 1988-05-11 JP JP11586488A patent/JPH01286598A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60147849A (ja) * | 1984-01-13 | 1985-08-03 | Hitachi Ltd | マイクロプログラムのデバツグを行う方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461521B1 (ko) * | 2000-03-07 | 2004-12-14 | 엘지전자 주식회사 | 교환기에서 어서트 기능을 이용한 프로그램 디버깅 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09259002A (ja) | デバッグ支援装置 | |
| JPH0814797B2 (ja) | 二重化処理装置におけるチェック方法 | |
| JPH02151926A (ja) | 端末装置切替方式 | |
| US5455940A (en) | Method for abnormal restart of a multiprocessor computer of a telecommunication switching system | |
| KR960009918B1 (ko) | 전전자 교환기의 프로세서간 통신(ipc)을 위한 하드웨어(h/w)경로확인 시험방법 | |
| JPS63177231A (ja) | 並列プログラムデバグ方式 | |
| KR100260087B1 (ko) | 전전자 교환기의 프로그램 로딩 방법 | |
| JPH0433135A (ja) | プログラムのデバッグ方式 | |
| JPH06175879A (ja) | 疑似障害設定方式 | |
| JP3449812B2 (ja) | 制御用電子装置 | |
| JPH0395638A (ja) | デバッグ装置 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPS58169623A (ja) | 通信制御処理装置のプログラムロ−ド方式 | |
| JPH04127334A (ja) | マイクロプロセッサシステム | |
| JPH03100836A (ja) | 障害診断処理システム | |
| JPH04184544A (ja) | ブレークポイント制御方式 | |
| JPS62106564A (ja) | 情報処理システムの現用/予備切り替え制御方式 | |
| JPH0332143A (ja) | マルチ分散制御交換システムのプロセッサ増設方法 | |
| JPS5846420A (ja) | 初期プログラム・ロ−デイング制御方式 | |
| JPS6116353A (ja) | 通信制御処理装置におけるncpダウン防止方式 | |
| JPH11184814A (ja) | 端末切替装置 | |
| JPS61208156A (ja) | 通信制御装置診断方式 | |
| JPH03257638A (ja) | マルチプロセッサ制御方式 | |
| JPH044437A (ja) | マルチプロセッサシステム保守装置 | |
| JPS63106051A (ja) | マイクロコンピユ−タ開発支援装置 |