JPH0814797B2 - 二重化処理装置におけるチェック方法 - Google Patents
二重化処理装置におけるチェック方法Info
- Publication number
- JPH0814797B2 JPH0814797B2 JP63285791A JP28579188A JPH0814797B2 JP H0814797 B2 JPH0814797 B2 JP H0814797B2 JP 63285791 A JP63285791 A JP 63285791A JP 28579188 A JP28579188 A JP 28579188A JP H0814797 B2 JPH0814797 B2 JP H0814797B2
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- standby
- program
- active
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2048—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share neither address space nor persistent storage
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、二重化処理装置におけるチェック方法に関
し、特に、アクティブ系からスタンバイ系における故障
検出プログラムの正常性をチェックすることによって信
頼度を向上せしめることが可能な二重化処理装置におけ
るチェック方法に関する。
し、特に、アクティブ系からスタンバイ系における故障
検出プログラムの正常性をチェックすることによって信
頼度を向上せしめることが可能な二重化処理装置におけ
るチェック方法に関する。
［従来の技術］ 一般に、二重化処理装置におけるチェック方法では、
いずれかの処理装置をアクティブにでき、アクティブで
ある処理装置は自系に接続された主記憶から命令および
データを読み出してオンライン動作を行ない、一方のス
タンバイ系処理装置はその系の正常性をチェックするテ
ストプログラムを実行している。
いずれかの処理装置をアクティブにでき、アクティブで
ある処理装置は自系に接続された主記憶から命令および
データを読み出してオンライン動作を行ない、一方のス
タンバイ系処理装置はその系の正常性をチェックするテ
ストプログラムを実行している。
ところで、従来の二重化処理装置におけるチェック方
法では、アクティブ側処理装置のメモリでオンラインプ
ログラムを実行し、メモリ更新は両系に行なうことによ
ってメモリ内容を二重化していた。また、待機予備装置
であるスタンバイ系では、故障検出を行なうテストプロ
グラムをアクト側のオンラインプログラムの実行と並行
して実行し、待機予備装置の故障を未然に防ぐように構
成されていた。
法では、アクティブ側処理装置のメモリでオンラインプ
ログラムを実行し、メモリ更新は両系に行なうことによ
ってメモリ内容を二重化していた。また、待機予備装置
であるスタンバイ系では、故障検出を行なうテストプロ
グラムをアクト側のオンラインプログラムの実行と並行
して実行し、待機予備装置の故障を未然に防ぐように構
成されていた。
［解決すべき課題］ 上述した従来の二重化処理装置によるチェック方法で
は、スタンバイテストプログラムが障害やソフトバグに
よって暴走した際にオンラインで使用しているメモリエ
リアを破壊してしまう可能性がある他、そのような障害
ではテストプログラム自身が暴走しているためにエラー
を報告することもできず、システム信頼度を却って悪化
させてしまうという課題があった。
は、スタンバイテストプログラムが障害やソフトバグに
よって暴走した際にオンラインで使用しているメモリエ
リアを破壊してしまう可能性がある他、そのような障害
ではテストプログラム自身が暴走しているためにエラー
を報告することもできず、システム信頼度を却って悪化
させてしまうという課題があった。
本発明は、上記課題にかんがみてなされたもので、シ
ステム信頼度を向上せしめた二重化処理装置におけるチ
ェック方法の提供を目的とする。
ステム信頼度を向上せしめた二重化処理装置におけるチ
ェック方法の提供を目的とする。
［課題の解決手段］ 上記目的を達成するため、本発明の二重化処理装置に
おけるチェック方法は、障害報告線と両系間通信線によ
って接続され、アクティブ系とスタンバイ系を構成する
二つの処理装置と、この二つの処理装置のそれぞれにバ
スを介して接続されるメモリとを具備する二重化処理装
置のチェック方法において、上記アクティブ系処理装置
によって、上記スタンバイ系処理装置のプログラムが走
行中であるか否かのチェックを行ない、チェックの結果
が走行中のときには上記スタンバイ系処理装置をストッ
プさせ、次いで、上記スタンバイ系処理装置から、スト
ップしたときの停止アドレスを前記両系間通信線を介し
てアクティブ系処理装置に通知し、さらに、アクティブ
系処理装置では、この停止アドレスを故障検出プログラ
ムのメモリ割り付け情報によってチェックし、チェック
の結果が故障検出プログラムの割り付けアドレス範囲内
にあればオンラインプログラムおよび故障検出プログラ
ムを続行する構成としてある。
おけるチェック方法は、障害報告線と両系間通信線によ
って接続され、アクティブ系とスタンバイ系を構成する
二つの処理装置と、この二つの処理装置のそれぞれにバ
スを介して接続されるメモリとを具備する二重化処理装
置のチェック方法において、上記アクティブ系処理装置
によって、上記スタンバイ系処理装置のプログラムが走
行中であるか否かのチェックを行ない、チェックの結果
が走行中のときには上記スタンバイ系処理装置をストッ
プさせ、次いで、上記スタンバイ系処理装置から、スト
ップしたときの停止アドレスを前記両系間通信線を介し
てアクティブ系処理装置に通知し、さらに、アクティブ
系処理装置では、この停止アドレスを故障検出プログラ
ムのメモリ割り付け情報によってチェックし、チェック
の結果が故障検出プログラムの割り付けアドレス範囲内
にあればオンラインプログラムおよび故障検出プログラ
ムを続行する構成としてある。
［実施例］ 以下、図面にもとづいて本発明の実施例を説明する。
第１図は、本発明の一実施例方法を実施する二重化処
理装置のブロック図である。
理装置のブロック図である。
同図において、１−1,1−２はそれぞれアクティブ系
とスタンバイ系の処理装置、２−1,2−２はそれぞれの
系に用意されたメモリである。また、３は他系メモリ更
新用のキューであり、スタンバイ側のキューがメモリ更
新を行なう。そして、４−1,4−２はそれぞれの系のバ
スアービタである。
とスタンバイ系の処理装置、２−1,2−２はそれぞれの
系に用意されたメモリである。また、３は他系メモリ更
新用のキューであり、スタンバイ側のキューがメモリ更
新を行なう。そして、４−1,4−２はそれぞれの系のバ
スアービタである。
つぎに、５は両プロセッサ間に設けられた障害報告
線、６は両プロセッサ間で直接データを送受するための
両系間通信線である。
線、６は両プロセッサ間で直接データを送受するための
両系間通信線である。
上記構成において、いま、処理装置１−１がアクティ
ブ系、１−２がスタンバイ系とする。
ブ系、１−２がスタンバイ系とする。
処理装置１−１は、メモリ２−１から命令とデータを
読み出してオンラインプログラムを実行する。そして、
書き込み時は、メモリ２−1,2−２の両方に対して行な
う。また、このとき同時に、キュー３には書き込み時の
アドレスとデータが積み込まれる。
読み出してオンラインプログラムを実行する。そして、
書き込み時は、メモリ２−1,2−２の両方に対して行な
う。また、このとき同時に、キュー３には書き込み時の
アドレスとデータが積み込まれる。
キュー３は、自律的にこれらの情報をキューから掃き
出し、バスアービタ４−２によってスタンバイメモリ２
−２との通信権を獲得した後、メモリ２−２に書き込み
を行なう。
出し、バスアービタ４−２によってスタンバイメモリ２
−２との通信権を獲得した後、メモリ２−２に書き込み
を行なう。
スタンバイ処理装置１−２は、メモリ２−２上のオン
ラインエリアと重複しないエリア上に故障検出プログラ
ムを有しており、アクト側処理装置１−１の実行と独立
に故障検出プログラムを実行する。この故障検出プログ
ラムは、自身が障害を検出した場合、障害報告線５によ
りアクティブ系処理装置に割り込みを発生する。
ラインエリアと重複しないエリア上に故障検出プログラ
ムを有しており、アクト側処理装置１−１の実行と独立
に故障検出プログラムを実行する。この故障検出プログ
ラムは、自身が障害を検出した場合、障害報告線５によ
りアクティブ系処理装置に割り込みを発生する。
さて、アクティブ系からスタンバイ系障害検出プログ
ラムの走行状態を監視するために、以下のようなシーケ
ンスのプログラムを実行する。
ラムの走行状態を監視するために、以下のようなシーケ
ンスのプログラムを実行する。
このプログラムは、まずスタンバイ系の状態がプログ
ラム走行中であることをチェックする。そして、チェッ
クの結果がプログラム走行中の場合には、続いてスタン
バイ側をストップさせる。
ラム走行中であることをチェックする。そして、チェッ
クの結果がプログラム走行中の場合には、続いてスタン
バイ側をストップさせる。
この後、スタンバイ側はストップしたときのアドレス
を両系間通信線６によりアクティブ側に通知する。そし
て、アクティブ側ではこの停止アドレスを故障検出プロ
グラムのメモリ割り付け情報によってチェックし、その
結果が故障検出プログラムの割り付けアドレス範囲内で
あればオンラインプログラムおよび故障検出プログラム
を続行する。
を両系間通信線６によりアクティブ側に通知する。そし
て、アクティブ側ではこの停止アドレスを故障検出プロ
グラムのメモリ割り付け情報によってチェックし、その
結果が故障検出プログラムの割り付けアドレス範囲内で
あればオンラインプログラムおよび故障検出プログラム
を続行する。
一方、チェックの結果がプログラム非走行中の場合に
は、スタンバイ側を診断するプログラムを起動する。
は、スタンバイ側を診断するプログラムを起動する。
［発明の効果］ 以上説明したように本発明は、スタンバイ側の故障検
出機能をより安全に実行せしめることができるため可
能、システム信頼度を向上せしめることが可能な二重化
処理装置におけるチェック方法を提供できるという効果
がある。
出機能をより安全に実行せしめることができるため可
能、システム信頼度を向上せしめることが可能な二重化
処理装置におけるチェック方法を提供できるという効果
がある。
第１図は本発明の一実施例方法を実施する二重化処理装
置のブロック図である。 １−1,1−2:処理装置 ２−1,2−2:メモリ 3:キュー ４−1,4−2:バスアービタ 5:障害報告線 6:両系間通信線
置のブロック図である。 １−1,1−2:処理装置 ２−1,2−2:メモリ 3:キュー ４−1,4−2:バスアービタ 5:障害報告線 6:両系間通信線
Claims (1)
- 【請求項１】障害報告線と両系間通信線によって接続さ
れ、アクティブ系とスタンバイ系を構成する二つの処理
装置と、この二つの処理装置のそれぞれにバスを介して
接続されるメモリとを具備する二重化処理装置のチェッ
ク方法において、 上記アクティブ系処理装置によって、上記スタンバイ系
処理装置のプログラムが走行中であるか否かのチェック
を行ない、チェックの結果が走行中のときには上記スタ
ンバイ系処理装置をストップさせ、 次いで、上記スタンバイ系処理装置から、ストップした
ときの停止アドレスを前記両系間通信線を介してアクテ
ィブ系処理装置に通知し、 さらに、アクティブ系処理装置では、この停止アドレス
を故障検出プログラムのメモリ割り付け情報によってチ
ェックし、チェックの結果が故障検出プログラムの割り
付けアドレス範囲内にあればオンラインプログラムおよ
び故障検出プログラムを続行する ことを特徴とした二重化処理装置におけるチェック方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285791A JPH0814797B2 (ja) | 1988-11-14 | 1988-11-14 | 二重化処理装置におけるチェック方法 |
| US07/434,772 US5140593A (en) | 1988-11-14 | 1989-11-13 | Method of checking test program in duplex processing apparatus |
| CN89109186.6A CN1018390B (zh) | 1988-11-14 | 1989-11-14 | 检查双处理装置中校验程序的方法 |
| CA002002966A CA2002966C (en) | 1988-11-14 | 1989-11-14 | Method of checking test program in duplex processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285791A JPH0814797B2 (ja) | 1988-11-14 | 1988-11-14 | 二重化処理装置におけるチェック方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02132528A JPH02132528A (ja) | 1990-05-22 |
| JPH0814797B2 true JPH0814797B2 (ja) | 1996-02-14 |
Family
ID=17696119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63285791A Expired - Lifetime JPH0814797B2 (ja) | 1988-11-14 | 1988-11-14 | 二重化処理装置におけるチェック方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5140593A (ja) |
| JP (1) | JPH0814797B2 (ja) |
| CN (1) | CN1018390B (ja) |
| CA (1) | CA2002966C (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69227956T2 (de) * | 1991-07-18 | 1999-06-10 | Tandem Computers Inc., Cupertino, Calif. | Multiprozessorsystem mit gespiegeltem Speicher |
| JP3158517B2 (ja) * | 1991-08-26 | 2001-04-23 | 富士通株式会社 | 障害検出方式 |
| CA2107755C (en) * | 1992-11-16 | 1998-07-07 | Paul Elliott Janssen | Telecommunication system with improved reconfiguration flexibility |
| US5414937A (en) * | 1994-03-14 | 1995-05-16 | Elco Industries, Inc. | Headlamp indicating device with highlighted level bubble |
| WO2000049792A1 (en) * | 1999-02-16 | 2000-08-24 | Eci Telecom Ltd. | System for hot standby of a telephone switching matrix |
| KR20020059481A (ko) * | 2001-01-06 | 2002-07-13 | 윤종용 | 대형 시스템에서의 이중화 장치 및 방법 |
| US7107490B2 (en) * | 2002-01-03 | 2006-09-12 | International Business Machines Corporation | IML-stream generated error insertion / FRU isolation |
| US7587635B2 (en) * | 2004-10-04 | 2009-09-08 | Cisco Technology, Inc. | Method of debugging “active” unit using “non-intrusive source-level debugger” on “standby” unit of high availability system |
| US7519852B2 (en) * | 2005-05-12 | 2009-04-14 | International Business Machines Corporation | Apparatus, system, and method for redirecting an instruction pointer to recovery software instructions |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5672359A (en) * | 1979-11-17 | 1981-06-16 | Fujitsu Ltd | Supervising system for spare unit |
| JPS5786972A (en) * | 1980-11-19 | 1982-05-31 | Yokogawa Hokushin Electric Corp | Doubled computer system |
| JPS61294555A (ja) * | 1985-06-24 | 1986-12-25 | Hitachi Ltd | プログラム暴走検出方法 |
| JPS6272248A (ja) * | 1985-09-25 | 1987-04-02 | Hitachi Ltd | デ−タ伝送システムの現用予備切替方法 |
| US4684885A (en) * | 1985-11-04 | 1987-08-04 | Get Communication Systems Corporation | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration |
| US4736339A (en) * | 1985-12-16 | 1988-04-05 | Gte Communication Systems Corporation | Circuit for simplex I/O terminal control by duplex processors |
| US4755995A (en) * | 1985-12-20 | 1988-07-05 | American Telephone And Telegraph Company, At&T Bell Laboratories | Program update in duplicated switching systems |
| US4751702A (en) * | 1986-02-10 | 1988-06-14 | International Business Machines Corporation | Improving availability of a restartable staged storage data base system that uses logging facilities |
| JP2886856B2 (ja) * | 1986-04-09 | 1999-04-26 | 株式会社日立製作所 | 二重化バス接続方式 |
| JPS6349948A (ja) * | 1986-08-20 | 1988-03-02 | Canon Inc | マルチプロセツサ回路 |
| IT1213344B (it) * | 1986-09-17 | 1989-12-20 | Honoywell Information Systems | Architettura di calcolatore a tolleranza di guasto. |
| DE3700986C2 (de) * | 1987-01-15 | 1995-04-20 | Bosch Gmbh Robert | Einrichtung zur Überwachung eines Rechnersystems mit zwei Prozessoren in einem Kraftfahrzeug |
| US4894828A (en) * | 1987-12-22 | 1990-01-16 | Amdahl Corporation | Multiple sup swap mechanism |
-
1988
- 1988-11-14 JP JP63285791A patent/JPH0814797B2/ja not_active Expired - Lifetime
-
1989
- 1989-11-13 US US07/434,772 patent/US5140593A/en not_active Expired - Lifetime
- 1989-11-14 CA CA002002966A patent/CA2002966C/en not_active Expired - Lifetime
- 1989-11-14 CN CN89109186.6A patent/CN1018390B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CN1043022A (zh) | 1990-06-13 |
| CN1018390B (zh) | 1992-09-23 |
| US5140593A (en) | 1992-08-18 |
| CA2002966C (en) | 1994-05-24 |
| JPH02132528A (ja) | 1990-05-22 |
| CA2002966A1 (en) | 1990-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5099485A (en) | Fault tolerant computer systems with fault isolation and repair | |
| US5255367A (en) | Fault tolerant, synchronized twin computer system with error checking of I/O communication | |
| KR920003497B1 (ko) | 억세스 손실 처리용 시스템 및 그 보호방법 | |
| US5226152A (en) | Functional lockstep arrangement for redundant processors | |
| US4907228A (en) | Dual-rail processor with error checking at single rail interfaces | |
| US5249187A (en) | Dual rail processors with error checking on I/O reads | |
| CA1310129C (en) | Interface of non-fault tolerant components to fault tolerant system | |
| JP2552651B2 (ja) | 再構成可能なデュアル・プロセッサ・システム | |
| JPH0792765B2 (ja) | 入／出力コントローラ | |
| JPH02132528A (ja) | 二重化処理装置におけるチェック方法 | |
| CN114443423B (zh) | 一种cpu与fpga之间相互监控的电路 | |
| JPH0795311B2 (ja) | 二重化処理装置 | |
| JP3291729B2 (ja) | 二重化計算機システム | |
| JPH02205956A (ja) | マルチプロセッサシステムにおけるデュアルポートメモリの故障診断装置 | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JPS6321217B2 (ja) | ||
| JPH02148227A (ja) | 二重化処理装置 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP2896206B2 (ja) | 多重化メモリ装置のオンライン診断方式 | |
| JPH0293953A (ja) | 二重化情報処理装置 | |
| JPH0821012B2 (ja) | ダイレクトメモリアクセスの系切替装置 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPH0916425A (ja) | 情報処理システム | |
| JPH03252831A (ja) | Ｄｍａ転送によるｒａｓ情報収集方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 13 |