JPH04127334A - マイクロプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はマイクロプロセッサシステムに関し、特にマイ
クロプロセッサシステムにおける動作履歴の保持方法に
関する。

従来技術 従来、マイクロプロセッサシステムにおいては、障害時
の動作解析などのために外部装置との送受信情報なとの
プログラム実行中の各種履歴情報をメモリに保存してお
くのが一般的である。

また、実際の障害解析においては、プログラムの動作状
態を示すメモリ情報も必要となる。

これらの情報を格納するメモリはシステム初期化時に初
期化されるか、あるいは初期化後の動作によって上書き
されるようになっている。

このような従来のマイクロプロセッサシステムでは、シ
ステムにファイル装置を有し、メモリに保存されたプロ
グラム実行中の各種履歴情報を障害時に自動的にファイ
ル装置に転送する装置もある。

しかしながら、小規模なシステムではファイル装置を装
備することかできないため、再立上げによってメモリに
保存されたプログラム実行中の各種履歴情報か失われて
しまい、動作解析が困難になるという問題かある。

発明の目的 本発明は上記のような従来のものの問題点を除去すべく
なされたもので、ファイル装置などを使用することなく
、システムの異常発生時の履歴情報を保存することがで
き、システムの障害解析を容易に行うことかできるマイ
クロプロセッサシステムの提供を目的とする。

発明の構成 本発明によるマイクロプロセッサシステムは、プログラ
ム実行時の動作履歴を格納する第１および第２の格納手
段と、前記第１および第２の格納手段のうち一方への前
記動作履歴の格納を指示する情報を保持する保持手段と
、システムが初期化される毎に前記保持手段の前記情報
を反転する手段と、前記保持手段の前記情報に応して前
記第１および第２の格納手段のうち一方に前記動作履歴
を格納するよう制御する制御手段とを有することを特徴
とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、マイクロプロセッサ１と、メモリ２と
、制御回路３と、外部インタフェース回路４−１〜４−
Ｎと、ポート７とは夫々バスラを介して接続されている
。

マイクロプロセッサ１はポート７を介してフリップフロ
ップ６の内容を読込むことが可能となっている。

制御回路３にはリセットスイッチ８か設けられており、
このリセットスイッチ８からのリセット信号や、システ
ム内およびシステム外からの割込み信号、バスリクエス
ト信号、リセット信号が入力されると、制御回路３は割
込みの制御や周辺回路から発生するバス使用権の制御、
あるいはリセット信号の発生なとを行う。

外部インタフェース回路４−１〜４−Ｎのうち外部イン
タフェース回路４−１は上位装置（図示せず）から本実
施例のマイクロプロセッサシステム（以下システムとす
る）を制御するための通信インクフェースで、上位装置
との間で制御情報やデータの送受信を行い、リセット制
御情報を受信したときには制御回路３にリセット信号を
送信する。

フリップフロップ６は制御回路３が発生するリセット信
号に応答してその内容が反転される。

第２図は第１図のメモリ２の構成を示す図である。図に
おいて、メモリ２はマイクロプロセッサ１が読取って実
行するプログラムを格納するプログラムエリア２１と、
データを格納するデータエリア２２と、ブロクラム実行
中の履歴情報を格納する履歴情報格納エリア２３．２４
とから構成されている。

メモリ２のブロクラムエリア２１およびデータエリア２
２のエリアアドレスはマイクロプロセッサ１が実行する
プロクラムに予め設定されており、履歴情報格納エリア
２３．２４のエリアアドレスはマイクロプロセッサ１が
履歴情報格納エリア２３または履歴情報格納エリア２４
の先頭アドレスをベースアドレスとして相対アドレスを
指定してアクセスするようにプログラムされている。

これら第１図および第２図を用いて本発明の一実施例の
動作について説明する。

電源投入時やリセットスイッチ８を作動させたとき、あ
るいは外部インタフェース回路４−１が上位装置からリ
セット制御情報を受信したとき、制御回路３はマイクロ
プロセッサ１に対するリセット信号を発生する。

このとき、フリップフロップ６は制御回路３からのリセ
ット信号によりその内容が反転される。

マイクロプロセッサ１は制御回路３からリセット信号を
受信すると、メモリ２のプログラムエリア２１の先頭か
らプログラムを読出して初期化動作を開始するが、マイ
クロプロセッサ１はその初期化動作を実行する前にポー
ト７を介してフリップフロップ６の内容を読込み、その
フリップフロップ６の内容に応じてメモリ２の履歴情報
格納エリア２３．２４のうち一方を指定するためのベー
スアドレスを設定する。

すなわち、フリップフロップ６の内容が真のときには履
歴情報格納エリア２３の先頭アドレスをへ−スアドレス
として設定し、フリップフロップ６の内容か偽のときに
は履歴情報格納エリア２４の先頭アドレスをベースアド
レスとして設定する。

この後に、マイクロプロセッサ１はメモリ２および外部
インタフェース回路４−１〜４−Ｎの初期化を行う。

マイクロプロセッサ１は初期化が完了すると、外部イン
タフェース回路４−１を介して上位装置との通信を行い
、受信した制御情報に応してプロクラムエリア２１に格
納されたアプリケーションプログラムを読出して実行す
る。

マイクロプロセッサ１はアプリケーションプログラムの
実行中に異常を検出する表、上位装置に異常を通知して
システムの動作を停止する。

上位装置はマイクロプロセッサシステムからの異常通知
を受信すると、該システムの再立上げを行うために外部
インタフェース回路４刊を介して該システムにリセット
制御情報を送信する。

このシステムでは上位装置からのリセット制御情報を受
信すると、上記のように初期化処理か行われた＆／ごア
ブｒ）ケーン３ンプログラムが再実イｆされるか、制御
回路３からのリセット信号によりフリップフロップ６の
内容か反転されるので、異常発生時まで使用していたエ
リアアドレスとは異なるエリアアドレスがマイクロプロ
セッサ１のベースアドレスとして設定される。

すなわち、異常発生時まで履歴情報格納エリア２３の先
頭アドレスかベースアドレスとして設定されていれば、
このシステムの再立上げ後は履歴情報格納エリア２４の
先頭アドレスかベースアドレスとして設定される。

よって、再立上げ後の履歴情報は履歴情報格納エリア２
４に書込まれることになり、異常発生時まで履歴情報格
納エリア２３に書込まれた履歴情報は保存されることに
なる。

この履歴情報格納エリア２３に書込まれた履歴情報は、
該システムの動作中でも、外部インタフェース回路４−
１〜４−Ｎを使用して外部から読出すことが可能である
。

このように、同一メモリ２内に一対の履歴情報格納エリ
ア２３．２４を設け、システムにおいて初期化処理が行
われる毎にそれら履歴情報格納エリア２３．２４を切替
えて使用するようにすることによって、ファイル装置な
どを使用することなく、システムの異常発生時の履歴情
報を保存することができる。

よって、システムの障害解析を容易に行うことかできる
とともに、ファイル装置なとが不要となるためにシステ
ムの構成が簡単になり、経済的なシステムとする二とか
できる。

発明の詳細 な説明したように本発明によれば、プロクラム実行時の
動作履歴を格納する一対の格納領域を同一メモリ内に設
け、システムが初期化される毎に格納領域を切替えて使
用するようにすることによって、ファイル装置などを使
用することなく、システムの異常発生時の履歴情報を保
存することができ、システムの障害解析を容易に行うこ
とができるという効果かある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図のメモリの構成を示す図である。 主要部分の符号の説明 １・・・・・マイクロプロセッサ ２・・・メモリ ３・・・・・制御回路 ４−１〜４−Ｎ　　・・外部インタフェース回路６・・
・フリップフロップ ７　・ボー１− ２〕・・プログラムエリア ２３．２４・　履歴情報格納エリア

Claims (1)

【特許請求の範囲】
1. （１）プログラム実行時の動作履歴を格納する第１およ
   び第２の格納手段と、前記第１および第２の格納手段の
   うち一方への前記動作履歴の格納を指示する情報を保持
   する保持手段と、システムが初期化される毎に前記保持
   手段の前記情報を反転する手段と、前記保持手段の前記
   情報に応じて前記第１および第２の格納手段のうち一方
   に前記動作履歴を格納するよう制御する制御手段とを有
   することを特徴とするマイクロプロセッサシステム。