JPH01287742A

JPH01287742A - 即値命令処理方式

Info

Publication number: JPH01287742A
Application number: JP11760588A
Authority: JP
Inventors: Yoshihiro Mizushima; 水島　芳宏; Koichi Ueda; 上田　孝一; Satoshi Sugiura; 聡杉浦; Akisumi Koike; 小池　夫澄; Tetsuya Hagiwara; 哲也萩原; Fumio Matsunoshita; 松野下　文郎; Masato Tanaka; 正人田中; Yoshitaro Shinoda; 信太　由太郎; Tatsuki Nakada; 中田　逹己
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-05-13
Filing date: 1988-05-13
Publication date: 1989-11-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕即値命令のオペランドデータを指示する第１のパイプラ
インフローと、該即値命令の即値データ（Ｉ２）を指示
する第２のパイプラインフローとで処理される即値命令
処理方式に関し、ハードウェアを増加させることなく、即値命令、及び該
即値命令に続く分岐命令の処理を高速化することを目的
とし、該即値命令のオペランドアドレスで指示されるオペラン
ドデータと、該即値命令の即値データ（Ｉ２）との演算
、或いは比較を行う際に、上記第１のパイプラインフロ
ーーのＢステージで、８亥オペランドデータを演算ユニ
ットに入力すると同時に、続く第２のパイプラインフロ
ーで流れている該即値命令の即値データ（Ｉ２）を、該
演算ユニットに入力するバイパスルート■を設けて、上
記第１のパイプラインフローのＥステージで、即値命令
のオベランドデータと即値データ（Ｉ２）との演算、或
いは比較を行うように構成する。

〔産業上の利用分野〕

本発明は、即値命令のオペランドデータを指示する第１
のパイプラインフローと、該即値命令の即値データ（Ｉ
２）を指示する第２のパイプラインフローとで処理され
る即値命令処理方式に関する。

最近、一般の事務処理計算の分野において、その記述の
し易さから良く使用される高級言語として、「Ｃ言語」
がある。

該Ｃ言語で記述されたプログラムを実行する場合、例え
ば、２バイトの即値データ（Ｉ２）を持つ即値命令を実
行することが多い。

通常の汎用計算機システムにおいては、機械命令は、例
えば、４／６バイト長になっているが、４バイト長の命
令の使用頻度が多いことから、該汎用計算機内のパイプ
ラインは、経済性を重視して、例えば、該４バイト長で
構成されていることが多い。

従って、上記６バイト長で構成される即値命令の場合、
機械命令のオペランド指定部分（４バイト）と、即値デ
ータ（Ｉ２）部分（２バイト）とが別々のパイプライン
フローに投入される結果、オペランドデータと即値デー
タとの演算には、演算結果のオペランドアドレスへの格
納迄含めると３バイブラインフローが必要となることに
なり、最近の計算機システムに要求される処理能力の向
上に適合しない問題がある。

この為、上記Ｃ言語で記述されているプログラムでの使
用頻度が多くなっている即値命令を、効果的に処理でき
る即値命令処理方式が必要とされる。

〔従来の技術と発明が解決しようとする課題〕第３図は
従来の即値命令処理方式を説明する図であって、（ａ）
は即値命令の命令形式を示し、（ｂ）は加減算１乗除算
を行う即値命令の動作を模式的に示した図であり、（ｃ
）は比較を行う即値命令の動作を模式的に示した図であ
る。

従来、（ａ）図に示した命令形式からなる２バイトの即
値部分（Ｉ２）を持つ即値命令を実行する場合、（ｂ）
図、（Ｃ）図に示すような動作となる。

即ち、そのパイプラインの第１フローのＡステージにお
いて、°Ｘ１”部で示されるインデックスレジスタ（Ｘ
Ｒ）　１１の内容と、Ｂｌ’部で示されるペースレジス
タ（ＢＲ）　１２の内容と、　’Ｄｉ”部で示されるデ
ィスプレイスメントの値（ＤＲ）　１３とを、アドレス
計算用加算器（ＥＡＧ）　１で加算し、オペランドアド
レスを求める。

該求められたオペランドアドレスにより、Ｂステージで
主記憶（図中、スト−レンジユニットで示す、以下同じ
）の読み出しを行い、該読み出されたオペランドデータ
を演算ユニット（ＥＵ）　２に送出する。

次に、パイプラインの第２フローのＤステージからＢス
テージ迄、該即値命令の即値部分（工２）を流し、該Ｂ
ステージにきた時、該Ｂステージにある即値命令の即値
部分（Ｉ２）を上記演算ユニッ１−（ＥＵ）　２に送出
する。

該演算ユニット（Ｅｌｆ）　２では、該第２フローのＥ
ステージにおいて、上記オペランドデータと、該即値デ
ータ（Ｉ２）とを用いて演算、例えば、加、減算９乗、
除算の四則演算の他に、（ｃ）図に示した比較演算を行
う。

該演算の結果と条件コード（ＣＣ）は、該第２フローの
Ｅステージで、結果レジスタ（ＲＲ）　２１と９条件コ
ードレジスタ（ＣＣ）　２２に設定される。

そして、パイプラインの第３フローのＡステージにおい
て、上記アドレス計算用加算器（ＥＡＧ）　１において
求めたオペランドアドレスに基づいて、演算結果を格納
するアドレスを生成しく実際は、図示されている如くに
、第１フローのＡステージで算出したオペランドアドレ
スをその侭、該アドレス計算用加算器（ＥＡＧ）　１を
通過させて求める）、Ｂステージにおいて、該結果レジ
スタ（ＲＲ）　２１の内容を、該オペランドアドレスが
示す主記憶領域に格納する。

但し、該即値命令が比較演算を指示している場合には、
（ｃ）図に示すように、該演算結果を格納する必要がな
いので、該第３フローはない。

若し、該即値命令の直後に条件付分岐命令があった場合
には、該分岐命令の分岐決定は、上記即値命令によって
条件コードレジスタ（ＣＣ）が設定された時点、即ち、
該条件付分岐命令のＢステージ。

又は、Ｅステージで行われ、分岐成功の場合には、該分
岐決定直後から分岐先命令が始まるように動作する。

従って、従来の即値命令処理方式においては、四則演算
機能を備えた即値命令では、３７０−のパイプライン処
理を、比較演算機能を備えた即値命令では２フローのパ
イプライン処理を必要とするという問題があった。

本発明は上記従来の欠点に鑑み、即値命令のオペランド
データを指示する第１のパイプラインフローと、該即値
命令の即値データ（Ｉ２）を指示する第２のパイプライ
ンフローとで処理されるＩｎ値命令処理方式において、
該即値命令、及び続く分岐命令の処理を高速化する方式
を提供することを目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の即値命令処理方式の原理を示した図で
ある。

上記の問題点は下記の如くに構成された即値命令処理方
式によって解決される。

即値命令のオペランドデータを指示する第１のパイプラ
インフローと、該即値命令の即値データ（Ｉ２）を指示
する第２のパイプラインフローとで処理される即値命令
処理方式であって、該即値命令のオペランドアドレスで指示されるオペラン
ドデータと、該即値命令の即値データ（Ｉ２）との演算
、或いは比較を行う際に、上記第１のパイプラインフロ
ーで、該オペランドデータを演算ユニット２に入力する
と同時に、続く第２のパイプラインフローで流れている
該即値命令の即値データ（Ｉ２）を、該演算ユニット２
に入力するバイパスルート■を設けて、上記第１のパイプラインフローで、即値命令のオペラン
ドデータと即値データ（Ｉ２）との演算、或いは比較を
行うように構成する。

〔作用〕

即ち、本発明によれば、即値命令のオペランドデータを
指示する第１のパイプラインフローと、該即値命令の即
値データ（Ｉ２）を指示する第２のパイプラインフロー
とで処理される即値命令処理方式において、その第１フ
ローのＢステージで主記憶からオペランドデータを読み
出し、演算ユニットに入力すると同時に、第２フローで
パイプラインを流れている該即値命令の即値部分（Ｉ２
）をバイパスルート■で、該演算ユニットに入力するこ
とにより、該即値命令の第１フローのＥステージで、演
算し、その演算結果を結果レジスタ（ＲＲ）と９条件コ
ードレジスタ（ＣＣ）に設定するようにしたものである
ので、該即値命令の第２フローのＥステージで結果レジ
スタの内容を核上記憶に格納することができ、即値演算
を速（行うことができると共に、該即値命令の直後の条
件付分岐命令の分岐決定タイミングを早くすることがで
き、即値命令と。

分岐命令の処理を高速化する効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明の即値命令処理方式の原理を説明
する図であり、第２図は本発明の一実施例を模式的に示
した図であり、第１図、第２図における、命令パイプラ
イン３から演算ユニット２に対するバイパスルート■、
及び該バイパスルート■を選択する手段２５が本発明を
実施するのに必要な手段である。尚、全図を通して同じ
符号は同じ対象物を示している。

以下、第１図、第２図を用いて本発明の即値命令処理方
式を説明する。

本発明を実施しても、即値命令のパイプラインの各ステ
ージでの基本的な動作は特に変わることはないので省略
し、ここでは、演算ユニット（ＥＯ）３に対してオペラ
ンドデータと、即値データ（１２）とを同時に入力する
手段を中心に・して説明する。

通常、パイプライン方式の計算機においては、演算ユニ
ット（Ｅ！Ｕ）　２にデータを入力するタイミングは、
例えば、オペランドデータが得られるＢスデータの終わ
りと決められているので、即値命令の即値データ（１２
）を演算ユニッ）（ＥＵ）２に入力する場合にも、第１
図に示す命令レジスタＢ　（Ｂステージ対応）３２から
のルート■で入力するパスしかなかった。

そこで、本発明においては、該即値命令の第２フローの
命令データが、パイプラインのＴステージにある時に、
該Ｔステージに対応する命令レジスタＴ　３１から、該
即値命令の即値データ（Ｉ２部）を演算ユニッ）（ＥＵ
）３に入力するバイパスルート■を設け、該即値命令の
第１フローのＢステージで演算ユニ７　）　（ＥＵ）　
３に入力することにより、次のＥステージで、該即値演
算を開始することができる。

即値命令には、本発明の対象となる６バイト命令の他に
、４バイト命令があり、この場合には従来通り、第１フ
ローのＢステージで演算ユニット（ＥＵ）　３に該即値
データ（Ｉ２）を入力する必要があるので、該２つの命
令レジスタからの即値データ（Ｉ２）の入力を選択する
為のセレクタ（ＳＥＬ）　２５を設け、当該計算機の各
パイプラインステージを制御する為の、例えば、ファー
ムウェア出力（制御ストレージ（Ｃ５）　４の出力）の
、該６バイト長の即値命令を実行するときの、該セレク
タ（ＳＥＬ）　２５に対する選択制御ビット■を゛オン
゛にしておくことにより、該即値命令の第１フローのＢ
ステージにおいて、該セレクタ（ＳＥＬ）　２５のバイ
パスルート■を選択し、演算ユニット（Ｅｌ）２に即値
データ（Ｉ２）を入力することができ、次のＥステージ
で即値演算を開始することができる。

該即値命令のオペランドデータと即値データ（Ｉ２）と
の演算を該即値命令の第１フローのＢステージで行うよ
うにする手段は、例えば、命令レジスタ３のビット幅を
６バイト長にして、該即値データ（Ｉ２）部を、該第１
フローでも持っているようにすれば可能になることは明
らかであるが、他の命令に比較して使用頻度の少ない即
値命令の為に命令レジスタのパイプラインを６バイト長
とすることは、不経済となり現実的でなるなるが、本発
明の手段を用いれば経済的に、該即値命令の高速化を図
ることができるようになる。

上記の動作を第２図の模式図によって、更に具体的説明
する。

即ち、当該即値命令の第１のパイプラインフローのＢス
テージにおいて、主記憶から読み出したオペランドデー
タを、演算ユニット（ＥＯ）　２に入力すると同時に、
第２のパイプラインフローのＴステージにある該即値命
令の即値データ（１２部）を、上記バイパスルート■に
より第１フローのＢステージにバイパスし、演算ユニッ
ト（Ｅｌｌ）　２に入力することにより、該第１フロー
のＥステージにおいて即値演算を実行することができ、
該Ｅステージの終わりのタイミングで、演算結果を結果
レジスタ（ＲＲ）　２１に、条件コードを条件コードレ
ジスタ（ＣＣ）　２２に設定することができるので、該
即値命令の第２フローのＥステージで主記憶に格納する
ことができる共に、該即値命令の後に条件付分岐命令が
続いている時には、上記条件コードレジスタ（ＣＣ）が
設定された時点で分岐決定を行うことができるので、図
示されている如くに、従来の即値命令で必要であった第
３フローを削除することができ、即値命令、或いは、分
岐命令を高速化できることになる。

このように、本発明は、即値命令のオペランドデータを
指示する第１のパイプラインフローと、該即値命令の即
値データ（Ｉ２）を指示する第２のパイプラインフロー
とで処理される即値命令処理方式において、該第１フロ
ーのＢステージでオペランドデータを演算ユニット（Ｅ
Ｏ）に入力すると同時に、第２フローで流れている該即
値命令の即値データ（Ｉ２）をバイパスルート■で該演
算ユニット（ＥＵ）に入力し、当該即値命令の第１フロ
ーのＥステージで該即値演算を行うことができるように
した所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の即値命令処理方
式は、即値命令のオペランドデータを指示する第１のパ
イプラインフローと、該即値命令の即値データ（Ｉ２）
を指示する第２のパイプラインフローとで処理される形
式の即値命令処理方式において、該即値命令のオペラン
ドアドレスで指示されるオペランドデータと、該即値命
令の即値データ（Ｉ２）との演算、或いは比較を行う際
に、上記第１のパイプラインフローのＥステージで、該
オペランドデータを演算ユニットに入力すると同時に、
続く第２のパイプラインフローで流れている該即値命令
の即値データ（Ｉ２）を、該演算ユニットに入力するバ
イパスルート■を設けて、上記第１のパイプラインフロ
ーＥステージで、即値命令のオペランドデータと即値デ
ータ（Ｉ２）との演算、或いは比較を行うようにしたも
のであるので、該即値命令の第２フローのＥステージで
結果レジスタの内容を該主記憶に格納することができ、
演算を速く行うことができると共に、該即値命令の直後
の条件付分岐命令の分岐決定タイミングを早くすること
ができ、即値命令、或いは分岐命令の処理を、経済的に
高速化できる効果がある。

【図面の簡単な説明】

第１図は本発明の即値命令処理方式の原理を説明する図
。第２図は本発明の一実施例を模式的に示した図。第３図は従来の即値命令処理方式を説明する図。である。図面において、１はアドレス計算用加算器（ＥＡＧ）　。１１はインデックスレジスタ（ＸＲ）　。１２はペースレジスタ（ＢＲ）　。１３はディスプレイスメントレジスタ（ＯＲ）　、又は
、ディスプレイスメントの値（ＯＲ）　。２は演算ユニット（ＥＵ）、又はＥユニット。２１は結果レジスタ（ＲＲ）、　２２は条件コードレジ
スタ（ＣＣ）。２５はセレクタ（ＳＥＬ）　。３は命令レジスタパイプライン。３１は命令レジスタＴ、　３２は命令レジスタＢ。４は制御ストレージ（ＣＳ）。 ■はバイパスルート（１２部）。 ■は命令レジスタＢからの即値データ（Ｉ２）入力ルー
ト。 ■は選択制御ビットをそれぞれ示す。／ン巨芒！！月の’ｙｖ７Ｉ直・争４咬仄丁於オ式じ匁
歌ｆ？を５幻７月する７早　　１　　■

Claims

【特許請求の範囲】即値命令のオペランドデータを指示する第１のパイプラ
インフローと、該即値命令の即値データ（Ｉ２）を指示
する第２のパイプラインフローとで処理される即値命令
処理方式であって、該即値命令のオペランドアドレスで指示されるオペラン
ドデータと、該即値命令の即値データ（Ｉ２）との演算
、或いは比較を行う際に、上記第１のパイプラインフローで、該オペランドデータ
を演算ユニット（２）に入力すると同時に、続く第２の
パイプラインフローで流れている該即値命令の即値デー
タ（Ｉ２）を、該演算ユニット（２）に入力するバイパ
スルート（［１］）を設けて、上記第１のパイプライン
フローで、即値命令のオペランドデータと即値データ（
Ｉ２）との演算、或いは比較を行うことを特徴とする即
値命令処理方式。