JPH01287941A - 絶縁分離構造の化合物半導体基板およびその製造方法 - Google Patents
絶縁分離構造の化合物半導体基板およびその製造方法Info
- Publication number
- JPH01287941A JPH01287941A JP63117614A JP11761488A JPH01287941A JP H01287941 A JPH01287941 A JP H01287941A JP 63117614 A JP63117614 A JP 63117614A JP 11761488 A JP11761488 A JP 11761488A JP H01287941 A JPH01287941 A JP H01287941A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- gaas
- compound semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ＳＯＩ構造の半導体基板に関し。
絶縁体によって電気に分離された島状の化合物半導体単
結晶層を有する基板を提供することを目的とし。
結晶層を有する基板を提供することを目的とし。
第１のシリコン単結晶基板表面に誘電体膜を形成する工
程と、該誘電体膜を挟んで該第１および第２のシリコン
単結晶基板を接合する工程と、該第１または第２のシリ
コン単結晶基板のいずれか一方を所望の形状と厚さを有
する複数の島状単結晶層に加工する工程と、該島状単結
晶層上に化合物半導体単結晶層をエピタキシャル成長さ
せる工程とを含むようにして構成される。
程と、該誘電体膜を挟んで該第１および第２のシリコン
単結晶基板を接合する工程と、該第１または第２のシリ
コン単結晶基板のいずれか一方を所望の形状と厚さを有
する複数の島状単結晶層に加工する工程と、該島状単結
晶層上に化合物半導体単結晶層をエピタキシャル成長さ
せる工程とを含むようにして構成される。
本発明は、 ５ＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ５ｕ
ｌａｔｏｒ）構造によって絶縁分離された化合物半導体
単結晶層を有する基板およびその製造方法に関する。
ｌａｔｏｒ）構造によって絶縁分離された化合物半導体
単結晶層を有する基板およびその製造方法に関する。
シリコン（Ｓｉ）基板上にガリウム砒素（ＧａＡｓ）等
の化合物半導体をエピタキシャル成長させる。いわゆる
ＧａＡｓ ｏｎ Ｓｉ技術の開発が盛んに行われている
。
の化合物半導体をエピタキシャル成長させる。いわゆる
ＧａＡｓ ｏｎ Ｓｉ技術の開発が盛んに行われている
。
ＧａＡｓ ｏｎ Ｓｉ構造により、大径の化合物半導体
基板が低コストで得られ、化合物半導体を用いる電子装
置の量産性の向上、低コスト化が実現でき、また、Ｓｉ
がＧａＡｓに比べて高い熱伝導性を有することから、こ
の種の電子装置の高速動作に対する制約が緩和される利
点がある。さらに、 ＧａＡｓ ｏｎ Ｓｉ構造は、
Ｓｉ基板に形成される電子装置とＧａＡｓ基板に形成さ
れる電子装置とを一つの基板に集積したモノリシック複
合集積回路を可能にするものとして期待されている。現
在、 ＧａＡｓ以外の■−Ｖ族およびｎ−ｖｉ族の化合
物半導体についても、同様の構造の開発が進められてい
る。
基板が低コストで得られ、化合物半導体を用いる電子装
置の量産性の向上、低コスト化が実現でき、また、Ｓｉ
がＧａＡｓに比べて高い熱伝導性を有することから、こ
の種の電子装置の高速動作に対する制約が緩和される利
点がある。さらに、 ＧａＡｓ ｏｎ Ｓｉ構造は、
Ｓｉ基板に形成される電子装置とＧａＡｓ基板に形成さ
れる電子装置とを一つの基板に集積したモノリシック複
合集積回路を可能にするものとして期待されている。現
在、 ＧａＡｓ以外の■−Ｖ族およびｎ−ｖｉ族の化合
物半導体についても、同様の構造の開発が進められてい
る。
従来のＧａＡｓ ｏｎ Ｓｉ技術においては、第３図に
示すように、シリコンウェハのような単結晶基板ｌ上に
単結晶ＧａＡｓ層２を直接にエピタキシャル成長させた
構造となっている。
示すように、シリコンウェハのような単結晶基板ｌ上に
単結晶ＧａＡｓ層２を直接にエピタキシャル成長させた
構造となっている。
上記従来のＧａＡｓ ｏｎ Ｓｉ構造における単結晶Ｇ
ａＡｓ層２に集積回路を形成する場合、素子間の電気的
′４＠、縁（素子間分離）が問題となっている。通常の
化合物半導体を用いる電子装置においては、比抵抗が１
ｘｌＯ’ｏｈｍ −ｃｍ以上の半絶縁性のＧａＡｓ基機
上に動作層となるＧａＡｓ層をエピタキシャル成長させ
。
ａＡｓ層２に集積回路を形成する場合、素子間の電気的
′４＠、縁（素子間分離）が問題となっている。通常の
化合物半導体を用いる電子装置においては、比抵抗が１
ｘｌＯ’ｏｈｍ −ｃｍ以上の半絶縁性のＧａＡｓ基機
上に動作層となるＧａＡｓ層をエピタキシャル成長させ
。
この中にＭＥＳＦＥＴ （金属−半導体電界効果トラン
ジスタ）等の素子を形成していた。したがって、素子間
の電気的分離が容易であり、その結果、素子の寄生容量
が小さくでき、高速動作に有利な構造を有していた。
ジスタ）等の素子を形成していた。したがって、素子間
の電気的分離が容易であり、その結果、素子の寄生容量
が小さくでき、高速動作に有利な構造を有していた。
しかしながら、 ＧａＡｓ ｏｎ Ｓｉ構造においては
、−般にＳｉ基板の導電性が１０３〜１０’ｏｈｎ＋
−ｃｏ＋程度であるために、素子間分離に特別の工夫を
必要とする。
、−般にＳｉ基板の導電性が１０３〜１０’ｏｈｎ＋
−ｃｏ＋程度であるために、素子間分離に特別の工夫を
必要とする。
ＧａＡｓ等の化合物半導体に対しては、 Ｓｉ基板に対
して一般的に用いられているＬＯＣＯ５法のような絶縁
分離方法が適用できないため、 Ｓｉ基板を用いる半導
体装置に比べて素子間分離が容易でないと言う問題があ
った。
して一般的に用いられているＬＯＣＯ５法のような絶縁
分離方法が適用できないため、 Ｓｉ基板を用いる半導
体装置に比べて素子間分離が容易でないと言う問題があ
った。
ところで、Ｓｉ基板上に絶縁層を形成し、この絶縁層上
に生成されたＳｉ単結晶層に素子を形成する。
に生成されたＳｉ単結晶層に素子を形成する。
いわゆる５ＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ５ｕｌａ
ｔｏｒ）技術がある。
ｔｏｒ）技術がある。
ＳＯＩによる素子間分離は＋ ＧａＡｓ ｏｎ Ｓｉ構
造にとって望ましい解決方法であるが、現状では、 Ｓ
ｉｎ、等の絶縁層上には多結晶のＧａＡｓ層しか形成す
ることができない。
造にとって望ましい解決方法であるが、現状では、 Ｓ
ｉｎ、等の絶縁層上には多結晶のＧａＡｓ層しか形成す
ることができない。
本発明はＳＯＩ と同等の構造を有するＧａＡｓ ｏｎ
Ｓｉ構造の基板、すなわち、絶縁層によって分離され
た島状の化合物半導体単結晶層を有する基板を提供する
ことを目的とする。
Ｓｉ構造の基板、すなわち、絶縁層によって分離され
た島状の化合物半導体単結晶層を有する基板を提供する
ことを目的とする。
上記目的は、シリコン単結晶基板上に形成された誘電体
膜と、該誘電体膜上の所定領域に形成された島状シリコ
ン単結晶層と、該シリコン単結晶層上に形成された化合
物半導体単結晶層とから成ることを特徴とする本発明に
係る絶縁分離構造の化合物半導体基板、および、第１の
シリコン単結晶基板表面に誘電体膜を形成する工程と、
該誘電体膜を挟んで該第１および第２のシリコン単結晶
基板を接合する工程と、該第１または第２のシリコン単
結晶基板のいずれか一方を所望の形状と厚さを有する複
数の島状単結晶層に加工する工程と。
膜と、該誘電体膜上の所定領域に形成された島状シリコ
ン単結晶層と、該シリコン単結晶層上に形成された化合
物半導体単結晶層とから成ることを特徴とする本発明に
係る絶縁分離構造の化合物半導体基板、および、第１の
シリコン単結晶基板表面に誘電体膜を形成する工程と、
該誘電体膜を挟んで該第１および第２のシリコン単結晶
基板を接合する工程と、該第１または第２のシリコン単
結晶基板のいずれか一方を所望の形状と厚さを有する複
数の島状単結晶層に加工する工程と。
核晶状単結晶層上に化合物半導体単結晶層をエピタキシ
ャル成長させる工程とを含むことを特徴とする本発明に
係る絶縁分離構造の化合物半導体基板製造方法によって
達成される。
ャル成長させる工程とを含むことを特徴とする本発明に
係る絶縁分離構造の化合物半導体基板製造方法によって
達成される。
ＧａＡｓが、 Ｓｉ単結晶基板上では単結晶層として成
長し、 ５ｉ０２上では多結晶層として生成する性質を
利用する。すなわち、 ＳｉＯ□股上に島状のＳｉ層を
形成しておき、この島状Ｓｉ層上にＧａＡｓ単結晶層を
エピタキシャル生成させる。単結晶層に対して不純物を
ドープすることにより、所望の電気的性質を付与する。
長し、 ５ｉ０２上では多結晶層として生成する性質を
利用する。すなわち、 ＳｉＯ□股上に島状のＳｉ層を
形成しておき、この島状Ｓｉ層上にＧａＡｓ単結晶層を
エピタキシャル生成させる。単結晶層に対して不純物を
ドープすることにより、所望の電気的性質を付与する。
一方、 ５ｉＯｚ膜上に生成した多結晶は。
不純物がドープされても高抵抗のままである。このよう
にして、 Ｓｉｎ、膜および高抵抗の多結晶ＧａＡｓ層
によって電気的に分離された島状のＧａＡｓ単結晶層を
有する構造が形成される。
にして、 Ｓｉｎ、膜および高抵抗の多結晶ＧａＡｓ層
によって電気的に分離された島状のＧａＡｓ単結晶層を
有する構造が形成される。
ＳｉＯ□膜上に島状Ｓｉ層を形成するために、シリコン
ウェハの貼り合わせ技術を用いる。表面にＳｉｎ。
ウェハの貼り合わせ技術を用いる。表面にＳｉｎ。
層が形成されたシリコンウェハどうしを密着させ。
加熱あるいは電界を印加の下で加熱して接着したのち、
一方のウェハを加工して島状Ｓｔ層を形成する。上記貼
り合わせ技術によれば、 ＳｉＯ□膜上にシリコン単結
晶を成長させる方法に比べて低コストで島状Ｓｉ層を形
成でき、この島状Ｓｉ層と５ｉＯｚ膜との界面に転位が
発生しないため、結晶の品質がすぐれている。
一方のウェハを加工して島状Ｓｔ層を形成する。上記貼
り合わせ技術によれば、 ＳｉＯ□膜上にシリコン単結
晶を成長させる方法に比べて低コストで島状Ｓｉ層を形
成でき、この島状Ｓｉ層と５ｉＯｚ膜との界面に転位が
発生しないため、結晶の品質がすぐれている。
以下本発明の実施例を図面を参照して説明する。
第１図は本発明の１実施例の工程における要部断面図で
あって、まず、第１図（ａｌに示すように。
あって、まず、第１図（ａｌに示すように。
シリコンウェハ等の単結晶基板ｌおよび４′を用意する
。単結晶基板１および４′の少なくとも一方には２例え
ば熱酸化法等により厚さ５０ｎｍ程度の５ｉ０２膜３を
設けておく。第１図（ｂｌに示すように。
。単結晶基板１および４′の少なくとも一方には２例え
ば熱酸化法等により厚さ５０ｎｍ程度の５ｉ０２膜３を
設けておく。第１図（ｂｌに示すように。
単結晶基板１および４′を５ｉＯｚ膜３を間に挟んで重
ね合わせて１１００℃に加熱する。この際、密着性を高
めるために、加熱時に単結晶基板ｌ−４′間に士数１０
０νのパルス電圧を印加すると有効である。
ね合わせて１１００℃に加熱する。この際、密着性を高
めるために、加熱時に単結晶基板ｌ−４′間に士数１０
０νのパルス電圧を印加すると有効である。
次いで、単結晶基Ｆｉ１および４′の一方１例えば単結
晶基板４′を、必要に応じて機械研磨および化学研磨を
併用して、０．３〜３μｍの厚さにしたのち１通常のり
ソゲラフ技術を用いて、所定形状にパターンニングする
。このようにして、第１図（Ｃ）に示すように、 Ｓｉ
ｎｇ膜３上に島状Ｓｉ層４が形成される。
晶基板４′を、必要に応じて機械研磨および化学研磨を
併用して、０．３〜３μｍの厚さにしたのち１通常のり
ソゲラフ技術を用いて、所定形状にパターンニングする
。このようにして、第１図（Ｃ）に示すように、 Ｓｉ
ｎｇ膜３上に島状Ｓｉ層４が形成される。
第１図（Ｃ）に示す構造の単結晶基板１を気相成長装置
内に設置し９周知の２段階成長法を用いて。
内に設置し９周知の２段階成長法を用いて。
以下の手順によりＧａＡｓ層を形成する。
■水素で希釈したアルシン（Ａ５Ｈ３）を気相成長装置
内に導入し、高周波誘導加熱により、単結晶基板１を９
００〜１０００℃で１０〜３０分間ベーキングしたのち
、温度を４００〜５００℃に下げる。気相成長装置内の
圧力は約１００Ｔｏｒｒに保持する■温度が安定したの
ち、それぞれ水素で希釈したＡＳＨ３とトリメチルガリ
ウム（ＴＭＧ： （ｃｏａｌ） ｚＧａ）を気相成長装
置内に導入し、 ＧａＡｓ層の成長を行う■ＧａＡｓ層
の厚さが約０．０１μｌに達したら、 ＴＭＧの導入の
みを止め、 ＧａＡｓ層の成長を停止する。
内に導入し、高周波誘導加熱により、単結晶基板１を９
００〜１０００℃で１０〜３０分間ベーキングしたのち
、温度を４００〜５００℃に下げる。気相成長装置内の
圧力は約１００Ｔｏｒｒに保持する■温度が安定したの
ち、それぞれ水素で希釈したＡＳＨ３とトリメチルガリ
ウム（ＴＭＧ： （ｃｏａｌ） ｚＧａ）を気相成長装
置内に導入し、 ＧａＡｓ層の成長を行う■ＧａＡｓ層
の厚さが約０．０１μｌに達したら、 ＴＭＧの導入の
みを止め、 ＧａＡｓ層の成長を停止する。
■ＡｓＨ，を導入したままの状態で、温度を７００〜７
５０℃に上げ、温度が安定したのち、 ＴＭＧの導入を
再開し＋ ＧａＡｓ層の成長を行う。
５０℃に上げ、温度が安定したのち、 ＴＭＧの導入を
再開し＋ ＧａＡｓ層の成長を行う。
■ＧａＡｓ層の厚さが所望の値（例えば３μｍ）に達し
たら、 ＡｓＨ３およびＴＭＧの導入ならびに加熱を停
止する。
たら、 ＡｓＨ３およびＴＭＧの導入ならびに加熱を停
止する。
上記により、第１図（ｄｌに示すように、島状Ｓｉ層４
上にはＧａＡｓ単結晶層５が、また、 ＳｉＯ□膜３上
にはＧａＡｓ多結晶層６が、それぞれ生成する。ＧａＡ
ｓ単結晶層５はＳｉＯ２膜３および高抵抗のＧａＡｓ多
結晶層６によって互いに電気的に分離された構造であり
。
上にはＧａＡｓ単結晶層５が、また、 ＳｉＯ□膜３上
にはＧａＡｓ多結晶層６が、それぞれ生成する。ＧａＡ
ｓ単結晶層５はＳｉＯ２膜３および高抵抗のＧａＡｓ多
結晶層６によって互いに電気的に分離された構造であり
。
ＧａＡｓ ｏｎ Ｓｔ ｏｎ Ｉｎ５ｕｌａｔｏｒと言
うべき構造をなしている。
うべき構造をなしている。
第２図は第１図（ｄ）に示す本発明の絶縁分離構造の化
合物半導体基板を用いて形成されたＭＥＳＦＥＴの構造
を示す要部断面図である。形成するデバイスの種類に応
じて、 ＧａＡｓ単結晶層５の電気的特性と厚さを制御
する必要がある。上記のＭＥＳＦＥＴを形成する場合に
は、上記■の工程において、厚さ約３μｍのＧａＡｓ単
結晶層を形成したのち、引続き所定導電型を有する厚さ
約０．３μｍのＧａＡｓ動作層をエピタキシャル成長さ
せる。
合物半導体基板を用いて形成されたＭＥＳＦＥＴの構造
を示す要部断面図である。形成するデバイスの種類に応
じて、 ＧａＡｓ単結晶層５の電気的特性と厚さを制御
する必要がある。上記のＭＥＳＦＥＴを形成する場合に
は、上記■の工程において、厚さ約３μｍのＧａＡｓ単
結晶層を形成したのち、引続き所定導電型を有する厚さ
約０．３μｍのＧａＡｓ動作層をエピタキシャル成長さ
せる。
第２図において、符号７は不純物をドープせずに成長し
た高抵抗の単結晶ＧａＡｓ層７であり、符号８は９例え
ばＳｔを２ｘｌＯ”ｃｍ−’の濃度にドープしたｎ型の
ＧａＡｓエピタキシャル成長層である。不純物Ｓｔのド
ープは、上記■の工程において、原料ガスのＡｓＨｚお
よびＴＭＧとともに１例えばシラン（ＳｉＨ４）を気相
成長装置内に導入して行う。多結晶ＧａＡｓ層６上にも
Ｓｉがドープされた層（図示省略）が生成するが、多結
晶ＧａＡｓ層６の高抵抗性には変わりはない。
た高抵抗の単結晶ＧａＡｓ層７であり、符号８は９例え
ばＳｔを２ｘｌＯ”ｃｍ−’の濃度にドープしたｎ型の
ＧａＡｓエピタキシャル成長層である。不純物Ｓｔのド
ープは、上記■の工程において、原料ガスのＡｓＨｚお
よびＴＭＧとともに１例えばシラン（ＳｉＨ４）を気相
成長装置内に導入して行う。多結晶ＧａＡｓ層６上にも
Ｓｉがドープされた層（図示省略）が生成するが、多結
晶ＧａＡｓ層６の高抵抗性には変わりはない。
以後１通常の工程にしたがって、ｎ型ＧａＡｓ層８上の
所定領域に、 Ａｕ／Ｇｅ合金から成るソース電極９、
ドレイン電極１０．ゲート電極１１をそれぞれ形成し、
ＧａＡｓＭＥＳ ＦＥＴの基本構造ができあがる。
所定領域に、 Ａｕ／Ｇｅ合金から成るソース電極９、
ドレイン電極１０．ゲート電極１１をそれぞれ形成し、
ＧａＡｓＭＥＳ ＦＥＴの基本構造ができあがる。
上記実施例においては、 ＭＯＣＶＤ法によりＧａＡｓ
層を形成する場合を例として説明したが、第１図（Ｃ）
に示す基板上にＭＢＥ法を用いてＧａＡｓ層を生成させ
ることも可能である。また、 ＧａＡｓ層以外の■−■
族あるいはＩＩ−Ｖｌ族の化合物半導体、または、これ
ら化合物半導体の混晶を同様に生成させることも可能で
ある。
層を形成する場合を例として説明したが、第１図（Ｃ）
に示す基板上にＭＢＥ法を用いてＧａＡｓ層を生成させ
ることも可能である。また、 ＧａＡｓ層以外の■−■
族あるいはＩＩ−Ｖｌ族の化合物半導体、または、これ
ら化合物半導体の混晶を同様に生成させることも可能で
ある。
ＧａＡｓ多結晶層６を選択的に除去すれば、 ＳｉＯ□
膜３上にＧａＡｓ単結晶層５のみを有する構造が得られ
る。また、気相成長装置内において、第１図（Ｃ）の基
板を５００℃に加熱しておき、 ＧａおよびＡｓの原料
ガスを交互に導入する原子層エピタキシ（ＡＬＥ）法を
用いれば、 ＳｉＯ□膜３上にはＧａＡｓ多結晶層６が
生成せず、島状Ｓｉ層４上のみにＧａＡｓ単結晶層５を
選択成長させることができるので、上記単結晶ＧａＡｓ
層５のみを有する構造の形成が簡略化される。
膜３上にＧａＡｓ単結晶層５のみを有する構造が得られ
る。また、気相成長装置内において、第１図（Ｃ）の基
板を５００℃に加熱しておき、 ＧａおよびＡｓの原料
ガスを交互に導入する原子層エピタキシ（ＡＬＥ）法を
用いれば、 ＳｉＯ□膜３上にはＧａＡｓ多結晶層６が
生成せず、島状Ｓｉ層４上のみにＧａＡｓ単結晶層５を
選択成長させることができるので、上記単結晶ＧａＡｓ
層５のみを有する構造の形成が簡略化される。
なお、上記実施例における島状Ｓｉ層４は、 ＳｉＯ□
等の絶縁層上に生成された多結晶Ｓｉ層を単結晶化する
周知のＳｏｌ技術により形成されたＳｉ層であってもよ
い。この場合には、基板１は必ずしも単結晶基板である
必要はない。
等の絶縁層上に生成された多結晶Ｓｉ層を単結晶化する
周知のＳｏｌ技術により形成されたＳｉ層であってもよ
い。この場合には、基板１は必ずしも単結晶基板である
必要はない。
本発明によれば、絶縁分離型の化合物半導体層を有する
基板を提供でき、高性能の化合物半導体集積回路を製造
可能とする効果がある。
基板を提供でき、高性能の化合物半導体集積回路を製造
可能とする効果がある。
第１図は本発明の１実施例の工程における要部断面図。
第２図は本発明の絶縁分離構造の化合物半導体基板を用
いて形成されたＭＥＳＦＥＴの構造を示す要部断面図。 第３図は従来のＧａＡｓ ｏｎ Ｓｔ構造を示す要部断
面図 である。 図において。 ■と４′は単結晶基板。 ２と５はＧａＡｓ単結晶層。 ３はＳｉＯ□膜。 ４は島状Ｓｉ層。 ６はＧａＡｓ多結晶層。 ７は高抵抗ＧａＡｓ単結晶層。 ８はｎ型のＧａＡｓ単結晶層。 ９はソース電極。 １０はドレイン電極。 １１はゲート電極 である。 啓発日月の￥胞例の工程 峯 Ｉ Ｑ
いて形成されたＭＥＳＦＥＴの構造を示す要部断面図。 第３図は従来のＧａＡｓ ｏｎ Ｓｔ構造を示す要部断
面図 である。 図において。 ■と４′は単結晶基板。 ２と５はＧａＡｓ単結晶層。 ３はＳｉＯ□膜。 ４は島状Ｓｉ層。 ６はＧａＡｓ多結晶層。 ７は高抵抗ＧａＡｓ単結晶層。 ８はｎ型のＧａＡｓ単結晶層。 ９はソース電極。 １０はドレイン電極。 １１はゲート電極 である。 啓発日月の￥胞例の工程 峯 Ｉ Ｑ
Claims (2)
- （１）シリコン単結晶基板上に形成された誘電体膜と、 該誘電体膜上の所定領域に形成された島状シリコン単結
晶層と、 該シリコン単結晶層上に形成された化合物半導体単結晶
層 とから成ることを特徴とする絶縁分離構造の化合物半導
体基板。 - （２）第１のシリコン単結晶基板表面に誘電体膜を形成
する工程と、 該誘電体膜を挟んで該第１および第２のシリコン単結晶
基板を接合する工程と、 該第１または第２のシリコン単結晶基板のいずれか一方
を所望の形状と厚さを有する複数の島状単結晶層に加工
する工程と、 該島状単結晶層上に化合物半導体単結晶層をエピタキシ
ャル成長させる工程 とを含むことを特徴とする絶縁分離構造の化合物半導体
基板製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63117614A JPH01287941A (ja) | 1988-05-13 | 1988-05-13 | 絶縁分離構造の化合物半導体基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63117614A JPH01287941A (ja) | 1988-05-13 | 1988-05-13 | 絶縁分離構造の化合物半導体基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01287941A true JPH01287941A (ja) | 1989-11-20 |
Family
ID=14716114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63117614A Pending JPH01287941A (ja) | 1988-05-13 | 1988-05-13 | 絶縁分離構造の化合物半導体基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01287941A (ja) |
-
1988
- 1988-05-13 JP JP63117614A patent/JPH01287941A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081062A (en) | Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies | |
| EP0085434B1 (en) | Semiconductor devices and method for making the same | |
| JP2914213B2 (ja) | 半導体装置及びその製造方法 | |
| TWI801447B (zh) | 使用工程設計過的基板結構來實施的功率及rf設備 | |
| JPS6159853A (ja) | シリコン結晶体構造 | |
| WO2009110208A1 (ja) | 半導体基板、半導体基板の製造方法および電子デバイス | |
| JP3253099B2 (ja) | 半導体基板の作製方法 | |
| CN103563068B (zh) | 半导体器件、半导体基板、半导体基板的制造方法及半导体器件的制造方法 | |
| JPS61188927A (ja) | 化合物半導体装置 | |
| JP7609154B2 (ja) | 高周波デバイス用基板およびその製造方法 | |
| JPH01287941A (ja) | 絶縁分離構造の化合物半導体基板およびその製造方法 | |
| JPH07326737A (ja) | インピーダンス線路、フィルタ素子、遅延素子および半導体装置 | |
| JP2821117B2 (ja) | 半導体装置の製造方法 | |
| TW546692B (en) | Structure and method for fabricating complementary III-V structures and devices utilizing the formation of a compliant substrate for materials used to form the same | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JPS61182240A (ja) | 半導体装置の製造方法 | |
| JPH0680686B2 (ja) | 半導体装置の製造方法 | |
| JPS6329569A (ja) | 半導体装置の製造方法および基板 | |
| JPH08279518A (ja) | Ｉｇｂｔ用半導体基板およびその作製方法 | |
| JPS6278847A (ja) | 半導体装置の製造方法 | |
| JPH04219923A (ja) | 半導体基板の製造方法 | |
| JPS59186366A (ja) | 半導体装置およびその製造方法 | |
| JPH0555359A (ja) | Ｓｏｉ型半導体基板およびその製造方法 | |
| JPH06291053A (ja) | 半導体基板およびそれを用いた半導体装置並びに半導体基板の製造方法 | |
| JPS6284551A (ja) | 半導体装置の製造方法 |