JPH0129062B2 - - Google Patents
Info
- Publication number
- JPH0129062B2 JPH0129062B2 JP58243853A JP24385383A JPH0129062B2 JP H0129062 B2 JPH0129062 B2 JP H0129062B2 JP 58243853 A JP58243853 A JP 58243853A JP 24385383 A JP24385383 A JP 24385383A JP H0129062 B2 JPH0129062 B2 JP H0129062B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- dielectric breakdown
- breakdown voltage
- insulator film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体素子のゲート絶縁体膜の絶縁
不良品を非破壊で検査する方法に関する。
不良品を非破壊で検査する方法に関する。
半導体ランダムアクセスメモリ装置は、使用中
突然動作不能になることが良くある。これは、半
導体ランダムアクセスメモリ装置のゲート絶縁体
膜の耐圧低下によるものが多い。この原因として
は、初期スクリーニングが不完全だつたため、耐
圧の低いものを十分に除去できなかつたことが考
えられる。
突然動作不能になることが良くある。これは、半
導体ランダムアクセスメモリ装置のゲート絶縁体
膜の耐圧低下によるものが多い。この原因として
は、初期スクリーニングが不完全だつたため、耐
圧の低いものを十分に除去できなかつたことが考
えられる。
従来、絶縁体膜の検査方法には次のようなもの
がある。第１に、製造の途中でサンプルを抜き取
つて、電流―電圧特性の降伏電圧以上の電圧を印
加し、破壊的に耐圧を測定してロツト判別する方
法、第２に絶縁体膜に電圧を一定時間印加した後
耐圧（電流―電圧特性の降伏電圧）を測定する方
法、第３にメモリ装置の製造完了後、装置の使用
動作電圧の範囲あるいは動作電圧より高い電圧を
一定時間印加した後、動作をチエツクする方法が
ある。
がある。第１に、製造の途中でサンプルを抜き取
つて、電流―電圧特性の降伏電圧以上の電圧を印
加し、破壊的に耐圧を測定してロツト判別する方
法、第２に絶縁体膜に電圧を一定時間印加した後
耐圧（電流―電圧特性の降伏電圧）を測定する方
法、第３にメモリ装置の製造完了後、装置の使用
動作電圧の範囲あるいは動作電圧より高い電圧を
一定時間印加した後、動作をチエツクする方法が
ある。
しかし、第１の方法では、全数検査でないため
耐圧の分布形状が不明であり、分布形状の異るも
のが混在し、絶縁破壊電圧の低下品を十分除くこ
とができない。また第２の方法では、検査時間の
長期化、絶縁体膜を降伏させて耐圧チエツクする
ことによる絶縁劣化などが生じる。さらに第３の
方法は、検査時間の長期化はもとより、試験電圧
の不足のため絶縁破壊電圧の低いものを除去でき
ない可能性がある。
耐圧の分布形状が不明であり、分布形状の異るも
のが混在し、絶縁破壊電圧の低下品を十分除くこ
とができない。また第２の方法では、検査時間の
長期化、絶縁体膜を降伏させて耐圧チエツクする
ことによる絶縁劣化などが生じる。さらに第３の
方法は、検査時間の長期化はもとより、試験電圧
の不足のため絶縁破壊電圧の低いものを除去でき
ない可能性がある。
このように、従来の絶縁体膜の検査方法にあつ
ては、製造工程の流れの中で円滑に検査すること
ができず、迅速かつ高精度に検査することが不可
能で、製品検査での歩留りが悪いという不都合が
ある。このことは、ひいては信頼性の高い半導体
メモリ装置を効率的かつ経済的に得ることを困難
にする。
ては、製造工程の流れの中で円滑に検査すること
ができず、迅速かつ高精度に検査することが不可
能で、製品検査での歩留りが悪いという不都合が
ある。このことは、ひいては信頼性の高い半導体
メモリ装置を効率的かつ経済的に得ることを困難
にする。
本発明の目的は、ゲート用絶縁体膜の絶縁破壊
電圧の判定が非破壊でできる検査方法を提供する
にある。
電圧の判定が非破壊でできる検査方法を提供する
にある。
半導体素子用絶縁体膜の絶縁破壊電圧は、絶縁
体膜の電流―電圧特性において降伏電圧より低い
電圧範囲の電流変化比の大きいものほど低いこと
が、本発明者らの実験的により判明した。このこ
とに基づいて、本発明の検査方法は、半導体用絶
縁体膜に絶縁破壊電圧あるいは降伏電圧より小さ
い所定の電圧を印加し、該印加電圧に対応する電
流を測定して、第１の所定電圧に対応する第１の
所定電流値と、第２の所定電圧に対応する第２の
所定電流値との比を求め、該電流値の比の大きさ
から絶縁破壊電圧を推定し絶縁耐圧を判定、選別
するようになしたことを特徴とする。
体膜の電流―電圧特性において降伏電圧より低い
電圧範囲の電流変化比の大きいものほど低いこと
が、本発明者らの実験的により判明した。このこ
とに基づいて、本発明の検査方法は、半導体用絶
縁体膜に絶縁破壊電圧あるいは降伏電圧より小さ
い所定の電圧を印加し、該印加電圧に対応する電
流を測定して、第１の所定電圧に対応する第１の
所定電流値と、第２の所定電圧に対応する第２の
所定電流値との比を求め、該電流値の比の大きさ
から絶縁破壊電圧を推定し絶縁耐圧を判定、選別
するようになしたことを特徴とする。
以下、本発明を図面に示した実施例に基づいて
説明する。第１図は、本発明の検査方法を実施す
るための検査装置の一例の概略図および検査すべ
き試料である半導体素子の一例の断面図である。
第１図において、１はＰ形あるいはｎ形のシリコ
ン半導体素子基板、２は二酸化シリコンあるいは
窒化シリコンの絶縁体膜、３はアルミニウムの電
極、４は電流―電圧特性測定回路装置で、４ａは
電流検出部、４ｂは電圧設定部、５は上記電流検
出部４ａ及び電圧設定部４ｂの制御と所要の処理
を行う例えば、マイクロコンピユータを利用して
構成しうる制御装置で、５ａはその制御回路部、
５ｂは同表示器（例えばCRT）、５ｃは同記録用
のプリンタである。
説明する。第１図は、本発明の検査方法を実施す
るための検査装置の一例の概略図および検査すべ
き試料である半導体素子の一例の断面図である。
第１図において、１はＰ形あるいはｎ形のシリコ
ン半導体素子基板、２は二酸化シリコンあるいは
窒化シリコンの絶縁体膜、３はアルミニウムの電
極、４は電流―電圧特性測定回路装置で、４ａは
電流検出部、４ｂは電圧設定部、５は上記電流検
出部４ａ及び電圧設定部４ｂの制御と所要の処理
を行う例えば、マイクロコンピユータを利用して
構成しうる制御装置で、５ａはその制御回路部、
５ｂは同表示器（例えばCRT）、５ｃは同記録用
のプリンタである。
以下本発明の検査方法の一実施例について第１
図をもとに述べる。半導体素子基板１の表面に、
熱酸化法あるいは窒化法によつて作成された二酸
化シリコン２あるいは窒化シリコンの絶縁体膜３
を形成し、その表面にアルミニウム蒸着を行いそ
れを電極３とする。これに電流―電圧特性測定回
路装置４の電圧設定部４ｂの電圧を制御回路部５
ａの選択制御の下に第１の電圧値例えば0.1Vを
電極３に印加し、電流検出部４ａで自動的に電流
を検出．測定し、その結果を制御回路部５ａに取
り込み、所要の演算処理を行う。次に上記と同様
に、電圧設定部４ｂを制御して第２の電圧値例え
ば1.0Vを電極３に印加し、そのときの電流を電
流検出部４ａで自動的に検出・測定し、それを制
御回路部５ａに取り込み、先に取り込み処理され
ている第１の電圧値に対応して、一時記録されて
いる電流値との電流変化比の対数を計算させる。
図をもとに述べる。半導体素子基板１の表面に、
熱酸化法あるいは窒化法によつて作成された二酸
化シリコン２あるいは窒化シリコンの絶縁体膜３
を形成し、その表面にアルミニウム蒸着を行いそ
れを電極３とする。これに電流―電圧特性測定回
路装置４の電圧設定部４ｂの電圧を制御回路部５
ａの選択制御の下に第１の電圧値例えば0.1Vを
電極３に印加し、電流検出部４ａで自動的に電流
を検出．測定し、その結果を制御回路部５ａに取
り込み、所要の演算処理を行う。次に上記と同様
に、電圧設定部４ｂを制御して第２の電圧値例え
ば1.0Vを電極３に印加し、そのときの電流を電
流検出部４ａで自動的に検出・測定し、それを制
御回路部５ａに取り込み、先に取り込み処理され
ている第１の電圧値に対応して、一時記録されて
いる電流値との電流変化比の対数を計算させる。
この電流変化比の対数値は、絶縁体膜２の絶縁
破壊電圧が小さいものほど大きくなり、この比に
よつて絶縁体膜２を評価することができる。
破壊電圧が小さいものほど大きくなり、この比に
よつて絶縁体膜２を評価することができる。
第２図は本発明の検査方法において、絶縁体膜
２の膜厚が400Aのものの絶縁破壊電圧と電流変
化比の関係を示すグラフである。この図から明ら
かなように、電流変化比の大きいものほど絶縁破
壊電圧が小さいことがわかる。すなわち、絶縁破
壊電圧以下の微少な電圧での電流の変化比を求め
ることによつて、絶縁体膜２の絶縁破壊電圧を推
定することができ、絶縁破壊電圧を判定・選別で
きる。
２の膜厚が400Aのものの絶縁破壊電圧と電流変
化比の関係を示すグラフである。この図から明ら
かなように、電流変化比の大きいものほど絶縁破
壊電圧が小さいことがわかる。すなわち、絶縁破
壊電圧以下の微少な電圧での電流の変化比を求め
ることによつて、絶縁体膜２の絶縁破壊電圧を推
定することができ、絶縁破壊電圧を判定・選別で
きる。
尚、第２図は電極３にステツプ状の正の電圧を
印加した場合のものであるが、負の電圧を印加し
てもよい。また、本実施例では所定電圧の設定は
自動で行つたが手動で行つてもよい。さらに電圧
はランプ状でもよい。また電極３はインジウム、
金等の金属あるいはポリシリコンを用いてもよ
い。
印加した場合のものであるが、負の電圧を印加し
てもよい。また、本実施例では所定電圧の設定は
自動で行つたが手動で行つてもよい。さらに電圧
はランプ状でもよい。また電極３はインジウム、
金等の金属あるいはポリシリコンを用いてもよ
い。
以上説明したように、本発明によれば半導体素
子用絶縁体膜の絶縁破壊電圧の検査を非破壊かつ
迅速に実施することができる。また半導体素子の
製造工程の流れの中で非破壊で検査できるので信
頼性の高い半導体装置を歩留りよく得ることがで
きる。
子用絶縁体膜の絶縁破壊電圧の検査を非破壊かつ
迅速に実施することができる。また半導体素子の
製造工程の流れの中で非破壊で検査できるので信
頼性の高い半導体装置を歩留りよく得ることがで
きる。
第１図は本発明の検査方法に使用する検査装置
の一例の概略図および検査すべき半導体素子の一
例の断面図、第２図は本発明の検査方法における
電流の変化の対数比と絶縁破壊電圧との関係を示
すグラフである。 １……半導体素子基板、２……絶縁体膜、３…
…電極、４……電流―電圧特性測定回路装置、４
ａ……電流検出部、４ｂ……電圧設定部、５……
制御装置、５ａ……制御回路部、５ｂ……表示
部、５ｃ……プリンタ。
の一例の概略図および検査すべき半導体素子の一
例の断面図、第２図は本発明の検査方法における
電流の変化の対数比と絶縁破壊電圧との関係を示
すグラフである。 １……半導体素子基板、２……絶縁体膜、３…
…電極、４……電流―電圧特性測定回路装置、４
ａ……電流検出部、４ｂ……電圧設定部、５……
制御装置、５ａ……制御回路部、５ｂ……表示
部、５ｃ……プリンタ。
Claims (1)
- １ 半導体素子表面の絶縁体膜に該絶縁体膜の絶
縁破壊電圧より小さい所定の第１及び第２の電圧
を印加し、該第１の所定電圧に対応する第１の電
流値と上記第２の所定電圧に対応する第２の電流
値との比の対数値を求め、該電流値の対数比の大
きさから絶縁体膜の絶縁破壊電圧を求めるように
なしたことを特徴とする絶縁体膜の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243853A JPS60136323A (ja) | 1983-12-26 | 1983-12-26 | 絶縁体膜の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243853A JPS60136323A (ja) | 1983-12-26 | 1983-12-26 | 絶縁体膜の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60136323A JPS60136323A (ja) | 1985-07-19 |
| JPH0129062B2 true JPH0129062B2 (ja) | 1989-06-07 |
Family
ID=17109927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243853A Granted JPS60136323A (ja) | 1983-12-26 | 1983-12-26 | 絶縁体膜の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136323A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0196804B1 (en) * | 1985-03-11 | 1991-01-23 | Nippon Telegraph And Telephone Corporation | Method and apparatus for testing integrated electronic device |
| US4760032A (en) * | 1987-05-29 | 1988-07-26 | Sgs-Thomson Microelectronics, Inc. | Screening of gate oxides on semiconductors |
| US4860079A (en) * | 1987-05-29 | 1989-08-22 | Sgs-Thompson Microelectronics, Inc. | Screening of gate oxides on semiconductors |
| JP5378732B2 (ja) * | 2008-09-04 | 2013-12-25 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体用ウエハの評価方法、半導体ウエハの製造方法及び半導体ウエハの製造工程の評価方法 |
-
1983
- 1983-12-26 JP JP58243853A patent/JPS60136323A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60136323A (ja) | 1985-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326792B1 (en) | Method and apparatus for lifetime prediction of dielectric breakdown | |
| US5804975A (en) | Detecting breakdown in dielectric layers | |
| US7821627B2 (en) | Fabrication and test methods and systems | |
| US5793212A (en) | Method of measuring the breakdown charge of a dielectric film | |
| JPH0129062B2 (ja) | ||
| US8106476B2 (en) | Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity | |
| US4904946A (en) | Method for evaluating insulating films | |
| Crook | Techniques of evaluating long term oxide reliability at wafer level | |
| KR100707585B1 (ko) | Ｍｏｓ 트랜지스터 소자의 정전용량-전압 특성을 이용한캐리어 농도 분포 측정 자동화 시스템 및 방법 | |
| US7190186B2 (en) | Method and apparatus for determining concentration of defects and/or impurities in a semiconductor wafer | |
| JP5487579B2 (ja) | シリコンウェーハの評価方法および製造方法 | |
| US3414811A (en) | Method and apparatus for testing the resistance characteristics of selfheated electrical resistors | |
| JP3147758B2 (ja) | 絶縁層の評価方法 | |
| JPH0352247A (ja) | 半導体試験装置 | |
| US4520312A (en) | Method for determining the integrity of passivant coverage over rectifying junctions in semiconductor devices | |
| KR100489994B1 (ko) | 반도체 소자의 불량 검출 방법 | |
| JP2861423B2 (ja) | 半導体装置の検査方法 | |
| JPS60185174A (ja) | 絶縁体膜の評価方法 | |
| JPS6111465B2 (ja) | ||
| SU1596287A1 (ru) | Способ контрол надежности элементов радиоэлектронной аппаратуры | |
| JPS63124437A (ja) | 半導体素子用絶縁体薄膜の評価装置 | |
| JP2584093B2 (ja) | 絶縁膜の信頼性評価方法 | |
| JPS60115846A (ja) | 絶縁薄膜検査方法及び検査装置 | |
| US7453280B1 (en) | Method for testing semiconductor devices | |
| JPS60115847A (ja) | 絶縁体膜の検査方法 |