JPH0129109B2

JPH0129109B2 -

Info

Publication number: JPH0129109B2
Application number: JP11324681A
Authority: JP
Inventors: Fumio Sugyama; Masato Tajima; Hideo Suzuki
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-07-20
Filing date: 1981-07-20
Publication date: 1989-06-07
Also published as: JPS5814643A

Description

【発明の詳細な説明】本発明は受信データ誤り率が小さく信号品質劣
化を招くことのない実用性の高いデイジタル信号
受信回路に関する。

雑音の加わつたデイジタル信号の最適受信方式
の一つに積分判定方式があり、特に上記雑音が白
色ガウス雑音である場合、誤り率の小さい最適受
信が行われる。第１図はこの方式を適用したデイ
ジタル信号受信回路の一構成例を示すもので、雑
音の加わつたNRZ信号を受信するものである。
受信入力デイジタル信号は積分器１に供給される
と共に、クロツク（CK）抽出器２に導びかれて
上記信号中の周期Ｔなるクロツク信号が抽出され
る。このクロツク信号は遅延回路３を介して微小
時間（Δτ）だけ遅延されて、上記積分器１に印
加される。これによつて、積分器１は、１周期の
最初の微小期間、その積分値をリセツトされ、そ
の後上記受信入力デイジタル信号を積分する。こ
の積分動作が１周期毎に繰返して行われる。しか
してこの積分器１の積分値出力は比較器４に供給
されて予め設定された比較基準電圧５と遂次比較
されている。この比較基準電圧５の電圧値は、例
えばNRZ信号のレベルが0_(v)からa_(v)の値をとるも
のとすればａ／2_(v)に設定される。そして、比較
器４は、前記積分値出力が上記比較基準電圧値を
越えたときに例えば“１”レベルの信号を、また
それ以外のときには“０”レベルの信号を出力
し、これをフリツプフロツプ６のデータ入力端子
に与えている。このフリツプフロツプ６は、前記
クロツク抽出器２で抽出されたクロツク信号の後
縁エツジでラツチ動作するものであり、従つて前
記比較器４の判定出力は入力デイジタル信号の１
周期の最後でラツチされ、データ出力されること
になる。

従つて、このように構成された受信回路によれ
ば、積分器１による受信入力デイジタル信号の積
分処理によつて、同信号に含まれる１周期間の雑
音成分が平均化され、これによつて雑音の影響を
受けることのないデータ判定が可能となる。

さて、このような受信回路をデイジタル回路で
実現する場合、積分器１に導びかれる波形歪を生
じた受信入力デイジタル信号をその１ビツト周期
（データ周期）Ｔより短い周期Ｔ／Ｎ（但し、Ｎ＞
１）で上記信号をサンプリングし、その値をレベ
ル判定して“０”または“１”レベルの信号を
得、この信号を１ビツト周期間Ｔに亘つて累積加
算してデイジタル積分値とすればよい。そして、
その積分値が所定値Ｎ／２より大きい場合に、こ
れをデータ“１”として判定するようにすればよ
い。

然し乍らこのようにして単純に受信回路をデイ
ジタル回路化した場合、例えば受信信号のＳ／Ｎ
が低下すると、クロツク抽出器２による抽出クロ
ツク信号にジツタが生じ、この結果データの誤り
率が増加すると云う不都合がある。また受信信号
がPSK信号の場合には、受信変調信号と再生搬
送波とを乗算検波した信号は先のNRZ信号と同
様なものとなるが、変調信号が帯域制限されてい
る上記乗算検波出力信号が正弦波的な波形とな
る。この為、データの変換点付近では変調信号の
振幅が小さくなり、雑音の影響を大きく受ける。
従つて検波出力であるベースバンド信号に多くの
ジツタが生じ、データ誤り率が非常に大きくなる
不具合が生じた。

本発明はこのような事情を考慮してなされたも
ので、その目的とするところは、データ誤り率が
小さく、しかもデイジタル的に簡易に信号処理を
行い得る実用性の高いデイジタル信号受信回路を
提供することにある。

本発明の概要は、受信入力デイジタル信号を複
数のタイムスロツトに分割し、その信号レベルを
判定してなる信号列を１ビツトタイムスロツト期
間、つまり上記入力デイジタル信号の１データ周
期間に亘つて累積加算してデイジタル積分するに
際し、上記信号列に対してタイムスロツトに対応
して、上記１データ周期の中央部分での重みが重
くなるように予め段階的に設定された重み付け係
数を用いた重み付け処理を施こすようにしたもの
であり、これによつてデータ誤り率の改善を図つ
て上述した目的を効果的に達成したものである。

以下、図面を参照して本発明の一実施例につき
説明する。

第２図は本発明の基本的な概念を説明する為の
回路構成図であり、時分割回路Ａ、乗算積分回路
Ｂ、比較判定回路Ｃ、そしてタイミング発生回路
Ｄによつて構成される。またこれらの各部回路
Ａ，Ｂ，Ｃ，Ｄは全て全デイジタル的に構成され
ている。

さて、受信入力デイジタル信号は、時分割回路
Ａに導びかれると共に、タイミング発生回路Ｄに
導びかれている。このタイミング発生回路Ｄは、
クロツク再生回路１０にて上記入力デイジタル信
号中に含まれるクロツク信号を再生抽出し、同信
号の１ビツト周期に相当した周期Ｔなるクロツク
信号CKを出力している。このクロツク信号CKを
入力する逓倍回路１１は、同クロツク信号CKを
Ｎ逓倍し、周期Ｔ／Ｎなる高速クロツク信号
HCKを生成し、これを前記時分割回路Ａおよび
乗算積分回路Ｂにそれぞれ供給している。一方、
前記クロツク信号CKは遅延回路１２に入力され
時間τ₁遅延されている。またこの遅延回路１２に
よる遅延出力は第２の遅延回路１３に入力され
て、更に時間τ₂遅延されている。これらの遅延回
路１２，１３によるクロツク信号CKの遅延出力
CK₍〓₁₎，CK₍〓₂₎は後述するカウンタのリセツト信
号、カウント禁止信号として前記乗算積分回路Ｂ
にそれぞれ与えられている。このようなタイミン
グ発生回路Ｄが出力するタイミング制御された信
号を受けて受信入力デイジタル信号のデータ再生
が行われる。

さて、時分割回路Ａは例えばリミツテイング増
幅器によつて構成される判定回路１４と、前記高
速クロツク信号HCKを受けてラツチ動作するフ
リツプフロツプ（FF）１５によつて実現される。
判定回路１４は、雑音によつて波形歪を受けて受
信入力デイジタル信号を所定のレベルで弁別し、
“１”または“０”レベルからなる信号に波形整
形しており、フリツプフロツプ１５はこの信号を
上記高速クロツク信号HCKに従つて複数のタイ
ムスロツトに分割している。これにより、時分割
回路Ａの出力信号は周期Ｔ／Ｎのレベル判定され
た時分割データとなる。

しかして、この時分割回路Ａを介してデータ形
式変換された受信入力デイジタル信号の時分割デ
ータは、乗算積分回路Ｂのゲート回路１６を介し
てカウンタ１７に取込まれている。このゲート回
路１６は前記高速クロツク信号HCKを受けてゲ
ート動作するもので、これにより上記時分割され
たデータが、そのタイムスロツト毎に抽出され
る。カウンタ１７は、このゲート回路１６を介し
て抽出されるデータを順次計数するものである
が、その計数動作は前記遅延されたクロツク信号
CK₍〓₁₎，CK₍〓₂₎により制御されている。即ち、ク
ロツク信号CK₍〓₁₎はリセツト信号としてカウンタ
１７に印加され、カウンタ１７は１データ周期の
開始から時間τ₁を経たとき、その計数値を「０」
にリセツトされている。つまり、この時間τ₁に入
力されるデータは、重み係数“０”が乗ぜられて
計数されることになり、実際にはカウンタ１７の
計数には寄与しないようになつている。また、こ
のリセツトタイミングから時間τ₂を経過してカウ
ンタ１７に印加されるクロツク信号CK₍〓₂₎は、イ
ンヒビツト制御、つまりカウンタ１７の計数動作
を停止させるものである。従つて、この時間τ₂の
間に入力されるデータは、重み係数“１”が乗ぜ
られて計数に供され、この時間τ₂を経過したのち
に入力されるデータは再び重み係数“０”が乗ぜ
られて計数に寄与しないように制御される。換言
すれば、上記時間τ₂の間だけデータが計数に供さ
れ、カウンタ１７はこの期間データ“１”を累積
的に計数することになる。また重み係数の付与
は、カウンタ１７の計数を可能ならしめるか否か
によつて示され、上記分割されたタイムスロツト
に応じて“０”または“１”なる重み付けがデー
タに対して施されたことになる。

しかしてカウンタ１７は、１データ期間に亘つ
て重み付けされたデータを計数し、データ“１”
の個数に相当した計数値を得ることになる。特に
このように“０”あるいは“１”なる重み付けを
行う上述した例にあつては、１データ周期の前縁
部および後縁部を除く安定した中央部データ領域
のデータを重要視した重み付けを行うことに相当
する。そして、このような重み付けがなされたデ
ータの計数値は比較判定回路Ｃの比較器１８に導
びかれ、比較基準値と比較される。この比較基準
値は、上記したタイムスロツト数がＮであり、計
数に供するタイムスロツト数がＭ（Ｎ＞Ｍ）であ
ることから例えばＭ／２に設定される。そして比
較器１８では、カウンタ１７による計数値がＮ／
２を越えるとき、これをビツトデータが“１”で
あると判定して“１”データを出力し、それ以外
のときには“０”データを出力する。この判定デ
ータはフリツプフロツプ１９にラツチされたの
ち、出力される。

第３図ａ〜ｉは上記第２図に示す回路の動作を
示す信号波形図であり、同図ａは波形歪を生じた
NRZ信号からなる受信入力デイジタル信号を示
しており、同信号は時分割回路Ａにおいて同図ｂ
に示す如くレベル判定される。また第３図ｃは上
記受信入力デイジタル信号から再生されたクロツ
ク信号CK、同図ｄは上記クロツク信号CKを逓倍
してなる高速クロツク信号HCK、そして同図ｅ，
ｆはそれぞれ遅延クロツク信号CK₍〓₁₎，CK₍〓₂₎の
信号波形を示している。しかしてカウンタ１７
は、第３図ｂに示される信号を同図ｄに示す高速
クロツク信号HCKによつて分割されたタイムス
ロツトで抽出してこれを計数し、第３図ｇに示す
如き計数値を得る。この例ではＭ＝５であるか
ら、比較器１８では５／２を比較基準値として上
記計数値を比較しており、計数値が５／２を越え
たとき第３図ｈに示すように判定出力を得てい
る。そしてこの判定出力は、１データ期間遅れた
タイミングで前記フリツプフロツプ１９にラツチ
され、第３図ｉに示すように出力される。

以上のように本回路によれば、複数のタイムス
ロツトに分割したデータに“１”または“０”の
重み付けをして、これをカウンタ１７により計数
している。この実施例では、カウンタ１７による
データの計数を許容するか否かの制御が上記
“１”または“０”の重み付けに相当する。この
重み付けによつてデータ変換点付近の雑音影響の
多いデータを無効とし、データ中央部の判定結果
をデイジタル的に積分して、その積分結果からデ
ータ判別することになるので、従来のようなジツ
タや変調信号の振幅が小さい故に生じるベースバ
ンド信号のジツタに起因するデータの判定誤りを
大幅に少なくすることができる。つまりデータの
誤り率の大幅な改善を図り得る。しかも、上述し
た重み付け処理と云う簡易な信号処理によつて大
きな効果を期待することができる。

第４図は上記カウンタ１７におけるデータ計数
期間とデータ期間（１ビツト周期）との比を変化
させたときのビツト誤り率につき実験した結果を
示すもので、横軸に上記比、縦軸にビツト誤り率
を示してある。この実験結果から明らかなよう
に、上記比Ｒを0.7程度にした場合、つまりデー
タ変換点付近の重み係数を“０”とした場合、ビ
ツト誤り率を大幅に改善することが可能となる。
尚、Ｒ＝０とすることは、データの瞬時判定を意
味するが、この瞬時判定に比較しても本回路のビ
ツト誤り率改善効果が非常に大きいことが明らか
である。従つて、本回路における重み付け処理
は、ビツト誤り率改善に対して、簡易で且つ非常
に大きな効果が奏せられることが裏付けられる。

さて、第５図は本発明の実施例を示す要部構成
図で、乗算積分回路Ｂの特徴ある構成例を示して
いる。ここに示されるものは、複数のタイムスロ
ツトに分割されたデータを乗算器２０に入力し、
メモリ２１から順次タイムスロツトに対応して読
出される重み係数を乗じたのち、この乗算出力を
加算器２２に入力して累積加算するように構成し
たものである。この加算器２２は、クロツク信号
CKの立上り点でリセツトされるもので、この加
算器２２の出力を判定する比較判定回路Ｃは、こ
のリセツト直前の加算値データを判定検出する如
く構成される。またメモリ２１は、高速クロツク
信号HCKに同期して予め設定された重み係数を
順次読出すものである。

かくしてこのような乗算積分回路Ｂを備えた信
号受信回路に、例えば第６図ａに示すようにデー
タによつて三角波の極性が変化する受信入力デイ
ジタル信号を入力するものとすれば、同信号は時
分割回路Ａにて第６図ｂに示すようにレベル判定
される。またタイミング発生回路Ｄは上記デイジ
タル信号から、第６図ｃに示すクロツク信号CK
を抽出し、このクロツク信号CKに従つて同図ｄ
に示す高速クロツク信号HCKを生成している。
メモリ２１は、この高速クロツク信号を受けて第
６図ｅに示すように重み係数を例えば「１」「２」
「３」「４」「５」「４」…と云うように読出してお
り、乗算器２０にて入力信号の重み付けがなされ
ることになる。従つて、この重み付けされたデー
タの加算器２２による累積加算値は第６図ｆに示
すように変化し、従つて、１データ周期終了直前
の累積加算値を所定値と比較してデータ判定すれ
ば、同図ｇに示す如き出力データを得ることがで
きる。つまり、入力デイジタル信号のＳ／Ｎは、
三角波の各時刻における振幅によつて異なること
から、その振幅に対応した（ここでは比例した例
を示す）重み付けを行つたのち、デイジタル積分
してそのレベル判定することによつて、効果的な
データ再生が行われる。そして、この場合にあつ
ても先の実施例と同様にビツト誤り率の大幅な改
善を図ることが可能となる。

尚、メモリ２１に予め設定する重み係数は、受
信入力デイジタル信号の波形に応じて定めておけ
ばよく、受信対象とする信号もNRZ信号に限定
されるものではない。またここでは、乗算器２０
は、判定出力データが“１”なるとき、重み係数
値をデータ出力し、上記データが“０”なると
き、重み係数値を極性反転してデータ出力する例
につき示したが、特に限定されないことは云うま
でもない。

以上、本発明に係るデイジタル信号受信回路の
実施例につき説明したが、本発明はこれらの実施
例にのみ限定されるものではない。

また実施例では、受信入力デイジタル信号から
クロツク信号を抽出し、これを逓倍して高速クロ
ツク信号を生成したが、具体的には第７図に示す
ようにタンク回路３１を用いて入力デイジタル信
号の共振出力を抽出し、この共振出力を判定器３
２を用いて波形整形したのち逓倍器３３を介して
高速クロツク信号を得るようにすればよい。

また第８図に示すように発振器３４、分周器３
５、位相比較器３６、低域波器３７を用いて
PLL回路を構成し、判定器３８を介して波形整
形して取出される受信入力デイジタル信号のクロ
ツク成分と位相比較してループを安定化させた状
態で、上記発振器３４から高速クロツク信号を取
出すようにしても良いことは勿論のことである。

更には受信される信号がPSK信号やFSK信号
である場合には、その搬送波信号をそのまま高速
クロツク信号として用いることもできる。従つ
て、この場合にはタイミング発生回路Ｄの構成を
大幅に簡易化することができ、実用的利点が多大
である。要するに本発明はその要旨を逸脱しない
範囲で種々変化して実施することができ、重み付
けの係数設定等、仕様に応じて定めればよい。

以上詳述したように本発明によれば、比較的簡
易にしてデータ（ビツト）誤り率の大幅な改善を
図ることができ、極めて効果的に全デイジタル回
路化を可能とする等の絶大なる効果を奏する実用
性の高いデイジタル信号受信回路をここに提供す
ることができる。

【図面の簡単な説明】

第１図は従来回路の一例を示す回路構成図、第
２図は本発明の基本概念を説明する為の回路構成
図、第３図ａ〜ｉは第２図に示す回路の動作波形
図、第４図はビツト誤り率の改善効果を示す実験
データの特性図、第５図は本発明の実施例を示す
要部構成図、第６図ａ〜ｇは第５図に示す実施例
回路の動作波形図、第７図および第８図はそれぞ
れ高速クロツク信号生成用の回路の構成例を示す
図である。Ａ…時分割回路、Ｂ…乗算積分回路、Ｃ…比較
判定回路、Ｄ…タイミング発生回路、１０…クロ
ツク抽出回路、１１…逓倍回路、１２，１３…遅
延回路、１４…判定回路、１５，１９…フリツプ
フロツプ、１６…ゲート回路、１７…カウンタ、
１８…比較器、２０…乗算器、２１…メモリ、２
２…加算器、３１…タンク回路、３２…判定器、
３３…逓倍回路、３４…発振器、３５…分周器、
３６…位相比較器、３７…低域波器、３８…判
定器。

Claims

【特許請求の範囲】

１受信入力デイジタル信号の１ビツトタイムス
ロツト期間を複数のタイムスロツトに分割して各
タイムスロツトにおける信号レベルを判定する時
分割回路と、上記１ビツトタイムスロツト期間を
分割してなる複数のタイムスロツトにそれぞれ対
応して前記１ビツトタイムスロツト期間の中央部
分での重みが大きくなる如く３値以上の多値に亘
つて予め段階的に設定された重み付け係数を格納
したメモリと、上記各タイムスロツトに応じて前
記時分割回路でレベル判定された信号に前記メモ
リに格納されている重み付け係数を乗じて前記各
タイムスロツトの信号に所定の重み付けを施す乗
算回路と、この乗算回路で重み付け処理された信
号を前記受信入力デイジタル信号の１ビツトタイ
ムスロツト期間に亙つて積分する積分回路と、こ
の積分回路によつて求められた積分値出力を所定
値と比較して信号弁別する比較回路とを具備した
ことを特徴とするデイジタル信号受信回路。