JPH01291420A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH01291420A JPH01291420A JP12272488A JP12272488A JPH01291420A JP H01291420 A JPH01291420 A JP H01291420A JP 12272488 A JP12272488 A JP 12272488A JP 12272488 A JP12272488 A JP 12272488A JP H01291420 A JPH01291420 A JP H01291420A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gaas layer
- film
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板の製造方法に関し、特に、シリコ
ン（Ｓｔ）基板上へのガリウムヒ素（ＧａＡｓ）のへテ
ロエピタキシャル成長に関するものである。
ン（Ｓｔ）基板上へのガリウムヒ素（ＧａＡｓ）のへテ
ロエピタキシャル成長に関するものである。
本発明の半導体基板の製造方法は、Ｓｉ基板上にＮ１５
ｉｚ膜を形成し、このＮｉＳｉ２膜上にＧａＡｓ層を形
成するようにすることによって、転位等の結晶欠陥密度
が低い良質のＧａＡｓ層がＳｉ基板上に形成された半導
体基板を製造することができるようにしたものである。
ｉｚ膜を形成し、このＮｉＳｉ２膜上にＧａＡｓ層を形
成するようにすることによって、転位等の結晶欠陥密度
が低い良質のＧａＡｓ層がＳｉ基板上に形成された半導
体基板を製造することができるようにしたものである。
近年、格子定数の異なる基板を用いてエピタキシャル層
を成長させるヘテロエピタキシャル成長技術が注目を集
めている。Ｓｉ基板上へのＧａＡｓ層のへテロエピタキ
シャル成長はその代表的な例である。しかしながら、Ｇ
ａＡｓの格子定数は５．６５３４人であるのに対してＳ
ｉの格子定数は５．４３０８６人であり、それらの差は
約４％と大きい。このため、Ｓｉ基板にＧａＡｓを直接
成長させると、このＧａＡｓは島状に成長し、層状のも
のは得られない。
を成長させるヘテロエピタキシャル成長技術が注目を集
めている。Ｓｉ基板上へのＧａＡｓ層のへテロエピタキ
シャル成長はその代表的な例である。しかしながら、Ｇ
ａＡｓの格子定数は５．６５３４人であるのに対してＳ
ｉの格子定数は５．４３０８６人であり、それらの差は
約４％と大きい。このため、Ｓｉ基板にＧａＡｓを直接
成長させると、このＧａＡｓは島状に成長し、層状のも
のは得られない。
しかも、この島状のＧａＡｓ中には、Ｓｉ基板との界面
付近に転位等の結晶欠陥が１０１２個／ ｃ＋ｆ程度も
存在している。従って、このＳｉ基板上にＧａＡｓ層を
直接成長させることは困難であると言ってよい。
付近に転位等の結晶欠陥が１０１２個／ ｃ＋ｆ程度も
存在している。従って、このＳｉ基板上にＧａＡｓ層を
直接成長させることは困難であると言ってよい。
応用物理、第５５巻、第１１号（１９８６）第１０６９
頁から第１０７３真においては、上述の問題を解決する
ことを目的とする二段階成長法について論じられている
。この二段階成長法によれば、まずＳｉ基板上に非晶質
または多結晶の薄いＧａＡｓ層を成長させた後、これを
熱処理（アニール）することにより固相成長させて単結
晶化し、この単結晶化されたＧａＡｓ層の上に能動層と
なる単結晶ＧａＡｓ層を成長させる。
頁から第１０７３真においては、上述の問題を解決する
ことを目的とする二段階成長法について論じられている
。この二段階成長法によれば、まずＳｉ基板上に非晶質
または多結晶の薄いＧａＡｓ層を成長させた後、これを
熱処理（アニール）することにより固相成長させて単結
晶化し、この単結晶化されたＧａＡｓ層の上に能動層と
なる単結晶ＧａＡｓ層を成長させる。
しかしながら、上述の二段階成長法により成長されたＧ
ａＡｓ１Ｗ中に存在する転位等の結晶欠陥密度は１０′
′個／Ｃ１１１程度と高く、その品質は不十分である。
ａＡｓ１Ｗ中に存在する転位等の結晶欠陥密度は１０′
′個／Ｃ１１１程度と高く、その品質は不十分である。
従って本発明の目的は、転位等の結晶欠陥密度が低い良
質のＧａＡｓ層がＳｉ基板上に形成された半導体基板を
製造することができる半導体基板の製造方法を提供する
ことにある。
質のＧａＡｓ層がＳｉ基板上に形成された半導体基板を
製造することができる半導体基板の製造方法を提供する
ことにある。
本発明は、Ｓｉ基板（１）上にＮ１５ｉｚ膜（３）を形
成し、このＮ１５ｉｚ膜（３）上にＧａＡｓ層５ （５
）を形成するようにした半導体基板の製造方法である。
成し、このＮ１５ｉｚ膜（３）上にＧａＡｓ層５ （５
）を形成するようにした半導体基板の製造方法である。
〔作用〕
上記した手段によれば、ＧａＡｓとＮ１５ｉｚとの間の
界面エネルギーはＧａＡｓとＳｔとの間の界面エネルギ
ーよりも小さいので、ＮｉＳｉ、膜上にＧａＡｓ層を形
成することにより、Ｓｉ基板上に直接ＧａＡｓ層を形成
した場合に比べて転位等の結晶欠陥が発生しにくくなる
。このため、転位等の結晶欠陥密度が低い良質のＧａＡ
ｓ層がＳＳ基板上に形成された半導体基板を製造するこ
とができる。
界面エネルギーはＧａＡｓとＳｔとの間の界面エネルギ
ーよりも小さいので、ＮｉＳｉ、膜上にＧａＡｓ層を形
成することにより、Ｓｉ基板上に直接ＧａＡｓ層を形成
した場合に比べて転位等の結晶欠陥が発生しにくくなる
。このため、転位等の結晶欠陥密度が低い良質のＧａＡ
ｓ層がＳＳ基板上に形成された半導体基板を製造するこ
とができる。
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図Ａに示すように、まずＳｉ基板１上に例えば膜厚
３人程度の極めて薄いニッケル（Ｎｉ ）膜２を例えば
蒸着により形成する。
３人程度の極めて薄いニッケル（Ｎｉ ）膜２を例えば
蒸着により形成する。
次に、例えばＨ２ガス雰囲気中において例えば１０００
°Ｃでアニールを行うことにより上記Ｎｉ膜２とＳｉ基
板１とを反応させ、これによって第１図已に示すように
Ｎ１５ｉｚ膜３を形成する。
°Ｃでアニールを行うことにより上記Ｎｉ膜２とＳｉ基
板１とを反応させ、これによって第１図已に示すように
Ｎ１５ｉｚ膜３を形成する。
次に第１図Ｃに示すように、例えば有機金属化学気相成
長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法
により、上記Ｎ１５ｉｚ膜３上に例えば成長温度４１０
°Ｃで例えば膜厚２００人程度の非晶質ＧａＡｓ層４を
形成する。
長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法
により、上記Ｎ１５ｉｚ膜３上に例えば成長温度４１０
°Ｃで例えば膜厚２００人程度の非晶質ＧａＡｓ層４を
形成する。
次に、例えば７２０°Ｃでアニールを行うことにより上
記非晶質ＧａＡｓ層４を固相成長させて単結晶化する。
記非晶質ＧａＡｓ層４を固相成長させて単結晶化する。
これによって、第１図りに示すように、単結晶ＧａＡｓ
層５が形成される。
層５が形成される。
次に、この単結晶ＧａＡｓ層５の上にＭＯＣＶＤ法やＭ
ＢＥ法により例えば７５０°Ｃ程度の成長温度で単結晶
ＧａＡｓを厚く成長させる。これによって、第１図Ｅに
示すように、目的とする膜厚、例えば３．５μｍ程度の
膜厚の単結晶ＧａＡｓ層５を得る。
ＢＥ法により例えば７５０°Ｃ程度の成長温度で単結晶
ＧａＡｓを厚く成長させる。これによって、第１図Ｅに
示すように、目的とする膜厚、例えば３．５μｍ程度の
膜厚の単結晶ＧａＡｓ層５を得る。
なお、この第１図Ｅにおいて、最初に形成した薄い単結
晶ＧａＡｓ層の表面を一点鎖線で示した。
晶ＧａＡｓ層の表面を一点鎖線で示した。
以上のように、本実施例によれば、Ｓｉ基板１上にＧａ
Ａｓ層との界面エネルギーが小さいＮ１５ｉｚ膜３を形
成し、このＮｉＳｉ２膜３の上に二段階成長法により単
結晶ＧａＡｓ層５を形成しているので、このＧａＡｓ層
５の成長時にＳｉ基板１との界面で転位等の結晶欠陥が
発生するのを抑えることができ、従って結晶欠陥密度が
例えば１０７個／ ｃｌ程度と低い良質のＧａＡｓ層５
を得ることができる。すなわち、本実施例によれば、良
質のＧａＡｓ層５がＳｉ基板１上に形成された半導体基
板を製造することができる。
Ａｓ層との界面エネルギーが小さいＮ１５ｉｚ膜３を形
成し、このＮｉＳｉ２膜３の上に二段階成長法により単
結晶ＧａＡｓ層５を形成しているので、このＧａＡｓ層
５の成長時にＳｉ基板１との界面で転位等の結晶欠陥が
発生するのを抑えることができ、従って結晶欠陥密度が
例えば１０７個／ ｃｌ程度と低い良質のＧａＡｓ層５
を得ることができる。すなわち、本実施例によれば、良
質のＧａＡｓ層５がＳｉ基板１上に形成された半導体基
板を製造することができる。
本実施例により得られる良質な単結晶ＧａＡｓＪＩ５を
能動層として用いることにより、高速半導体素子等の高
性能の半導体素子の作製が可能となる。
能動層として用いることにより、高速半導体素子等の高
性能の半導体素子の作製が可能となる。
また、この高速半導体素子と光半導体素子とのモノリシ
ック化により、高性能の光電子集積回路（ＯＥ Ｉ Ｃ
）の実現が可能となる。
ック化により、高性能の光電子集積回路（ＯＥ Ｉ Ｃ
）の実現が可能となる。
以上、本発明の一実施例について具体的に説明したが、
本発明は上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
本発明は上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
例えば、１Ｊｉｓｉｚ膜３の膜厚は上述の実施例におい
て用いた数値に限定されるものではない。また、このＮ
ｉＳｉ２膜３は例えばスパッタ法によりＳｉ基板１上に
直接形成することも可能である。さらに、非晶質ＧａＡ
ｓ層４の代わりに多結晶のＧａＡｓ層を用いることも可
能である。さらにまた、ＧａＡｓ層５の成長は必ずしも
二段階成長法により行う必要はない。
て用いた数値に限定されるものではない。また、このＮ
ｉＳｉ２膜３は例えばスパッタ法によりＳｉ基板１上に
直接形成することも可能である。さらに、非晶質ＧａＡ
ｓ層４の代わりに多結晶のＧａＡｓ層を用いることも可
能である。さらにまた、ＧａＡｓ層５の成長は必ずしも
二段階成長法により行う必要はない。
以上述べたように、本発明によれば、Ｓｉ基板上にＮ１
５ｉｚ膜を形成し、このＮｉＳｉ２膜上にＧａＡｓ層を
形成するようにしているので、このＧａＡｓ層の成長時
に転位等の結晶欠陥が発生するのを抑えることができ、
これによって結晶欠陥密度が低い良質のＧａＡｓ層がＳ
ｉ基板上に形成された半導体基板を製造することができ
る。
５ｉｚ膜を形成し、このＮｉＳｉ２膜上にＧａＡｓ層を
形成するようにしているので、このＧａＡｓ層の成長時
に転位等の結晶欠陥が発生するのを抑えることができ、
これによって結晶欠陥密度が低い良質のＧａＡｓ層がＳ
ｉ基板上に形成された半導体基板を製造することができ
る。
第１図Ａ〜第１図Ｅは本発明の一実施例による半導体基
板の製造方法を工程順に説明するための断面図である。 図面における主要な符号の説明 １：Ｓｉ基板、 ２：Ｎｉ膜、 ３ ： Ｎ１５ｉｚ膜
、４：非晶質ＧａＡｓ層、 ５：単結晶ＧａＡｓＮ。 −９こ すセしイ列 第１図Ｂ 第１図Ｃ 第１図Ｅ
板の製造方法を工程順に説明するための断面図である。 図面における主要な符号の説明 １：Ｓｉ基板、 ２：Ｎｉ膜、 ３ ： Ｎ１５ｉｚ膜
、４：非晶質ＧａＡｓ層、 ５：単結晶ＧａＡｓＮ。 −９こ すセしイ列 第１図Ｂ 第１図Ｃ 第１図Ｅ
Claims (1)
- Ｓｉ基板上にＮｉＳｉ＿２膜を形成し、このＮｉＳｉ
＿２膜上にＧａＡｓ層を形成するようにしたことを特徴
とする半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12272488A JPH01291420A (ja) | 1988-05-19 | 1988-05-19 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12272488A JPH01291420A (ja) | 1988-05-19 | 1988-05-19 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01291420A true JPH01291420A (ja) | 1989-11-24 |
Family
ID=14843019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12272488A Pending JPH01291420A (ja) | 1988-05-19 | 1988-05-19 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01291420A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995033285A1 (de) * | 1994-05-31 | 1995-12-07 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Silizium-dünnschicht auf glassubstrat |
-
1988
- 1988-05-19 JP JP12272488A patent/JPH01291420A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995033285A1 (de) * | 1994-05-31 | 1995-12-07 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Silizium-dünnschicht auf glassubstrat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
| KR900000203B1 (ko) | 적층홈이 없는 단일 결정성 반도체장치 제조방법 | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| JPH04186824A (ja) | 半導体基板およびその製造方法 | |
| JPH05283336A (ja) | 化合物半導体層の形成方法 | |
| JPS60210831A (ja) | 化合物半導体結晶基板の製造方法 | |
| US5690736A (en) | Method of forming crystal | |
| JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
| JPH01291420A (ja) | 半導体基板の製造方法 | |
| JPS60140813A (ja) | 半導体装置の製造方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| CN114373672A (zh) | 一种外延结构、制作方法及半导体器件 | |
| JP2004349522A (ja) | 半導体基板の製造方法 | |
| JP2959767B2 (ja) | 半導体基板並びに半導体装置及びその製造方法 | |
| JP2649928B2 (ja) | 半導体ウエハの製造方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 | |
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 | |
| JP2727564B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH0425135A (ja) | 半導体基板 | |
| JPH0383327A (ja) | 化合物半導体基板の製造方法 | |
| JP3013340B2 (ja) | 半導体基板及びその製法 | |
| JPH02263427A (ja) | 化合物半導体基板およびその製造方法 |