JPH01291548A - 直列制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はプレス、工作機械、建設機械、船舶航空機等
の各種機械の集中管理システムおよび無人搬送装置、無
人倉庫等の集中管理システムに採用して好適な直列制御
装置に関する。

〔従来の技術〕

プレス、工作機械、建設機械、船舶、航空機、無人搬送
装置、無人倉庫等を集中管理する場合、装置各部の状態
を検出する多数のセンサおよび装置各部の状態を制御す
る多数のアクチュエータが必要となる。このセンサおよ
びアクチュエータの数は例えばプレスを考えた場合３０
００以上にも及び、他の装置においては更に多数となる
ものもある。

従来、この種の装置を集中管理する集中管理システムは
上述した多数のセンサおよびアクチュエータをメインコ
ントローラに接続し、多数のセンサの出力をメインコン
トローラで収集するとともに、メインコントローラから
の信号により多数のアクチュエータを制御するように構
成される。

かかる従来の集中管理システムの場合、センサの数およ
びアクチュエータの数が厖大になると、メインコントロ
ーラとセンサおよびアクチュエータを結ぶ配線の数も厖
大となり、またメインコントローラの入出力部の構成も
非常に複雑となる。

そこで、複数のノードを直列に接続するとともに各ノー
ドに１乃至複数のセンサおよびアクチュエータを接続し
、これらノードをメインコントローラを介して環状に接
続し、このメインコントローラからの信号によって各ノ
ードを制御するよう＼　７ にした構成が考えられている。かかる構成の場合、基本
的にはメインコントローラは信号入力線と出力線だけで
よく、また各ノードも信号入力線と出力線を接続するだ
けでよいので、配線数を大幅に減少させることができる
。

しかし、上記ノードを直列に接続する構成をとる場合、
各センサの出力の収集の同時性および各アクチュエータ
の制御の同時性をいかにして確保するかが問題となる。

例えば、各ノードにアドレスを割当て、このアドレスに
もとづき各ノードを制御する構成を考えると、このアド
レス処理のための時間遅れが問題となり、各センサの出
力の収集および各アクチュエータの制御に関して満足す
べき同時性を確保することはできない。

そこで、発明者等は、ノードを直接に接続する構成をと
りながらも各ノードにアドレスを割当てるという発想を
捨て、各ノードをその接続の順番によって識別するよう
にし、これによってアドレス処理を不要にするとともに
アドレス処理に伴う時間遅れを解消し、更にはノードの
構成を大幅に簡略化できるようにした直列制御装置を提
供している。

この装置によれば、各ノードは前段のノードからの信号
にアクチュエータからの信号を所定のルールにもとづい
て順次付加し、また前段のノードからの信号から所定の
信号を所定のルールにもとづいて順次削除してアクチュ
エータに出力するという構成をとる。この場合、各ノー
ドにはアドレスは全く不要となり、また、アドレス処理
が不要となるため各ノードにおける時間遅れはタイミン
グ合せのみの非常に小さなものとなり、またノードの構
成も非常に簡単なものとなる。

ところで、上記構成をとる場合、信号（データ）の順番
（データ中のデータの位置）によってどのノードからの
信号（データ）であるかどのノードに対する信号（デー
タ）であるかを各ノードおよびメインコントローラでは
識別することになるが、ここで、各ノードにおける信号
の付加または削除に誤りが生じるとどのノードからの信
号であるか識別できなくなり、またどのノードに対する
信号であるかの識別ができなくなり、装置の制御が不能
になり、場合によっては装置が暴走する危険も生じた。

〔発明が解決しようとする課題〕

上述したように、上記装置において信号付加に誤りまた
は信号削除に誤り、すなわち誤ったビットぬけやビット
付加が生じるとこの誤った信号が次段のノードおよびメ
インコントローラに伝送されることになり、これによっ
て次段のノードやメインコントローラに動作誤りが生じ
、場合によっては装置が暴走するという問題が生じた。

これは特に各ノードにアドレスを割当てずに各ノードの
接続順番によって各ノードを識別する構成をとる場合問
題となった。

そこで、この発明は各ノードにおける誤ったビットぬけ
や誤ったビット付加にもとづくデータ列長の異常を確実
に検出し、制御対象装置の誤動作および暴走を確実に防
止するようにした直列制御装置を提供することを目的と
する。

〔課題を解決するための手段〕

この発明においては、各ノードで受信すべきデータすな
わち、前段からのデータのデータ列長を表わすデータ列
長データを各ノードに対して与える。各ノードではこの
データ列長データにもとづきデータ列長の異常を検出す
る。

すなわち、この発明においては複数のノードを直列に接
続するとともに、各ノードに１乃至複数の端末を接続し
、各ノードは前段のノードからの信号に含まれるデータ
に自己のノードに接続される端末からの信号を付加する
とともに自己のノードに接続される端末への信号を削除
して後段のノード送出する直列接続装置において、前記
前段のノードからの信号は、該信号に含まれるデータの
副長を示すデータ列長データを含み、前記各ノードは、
前記前段のノードからの信号に含まれるデータのデータ
列長を計数する計数手段と、この計数手段の計数値と前
記データ列長とを比較し、この計数手段の計数値が前記
データ列長データの示すデータ列長と一致しない場合は
エラー信号を発生する比較手段と、前記前段からの信号
に含まれるデータ列長データを自己のノードから出力さ
れるデータのデータ列長に対応するデータ列長データに
変換し、この変換したデータ列長データを後段のノード
に送出する信号に含めて送出するデータ列長データ変換
手段と、を具えて構成される。

また、直列接続された複数のノードをメインコントロー
ラに接続するとともに、各ノードに１乃至複数の端末を
接続し、各ノードは前段のノードからの信号に含まれる
データに自己のノードに接続される端末からの信号を付
加するとともに自己のノードに接続される端末への信号
を削除して後段ノードに送出する直列制御装置において
、前記メインコントローラから各ノードに対して各ノー
ドから出力されるデータのデータ列長に対応するデータ
列長データを配布する配布手段と、前記各ノードに設け
られ、前段のノードからの信号に含まれるデータのデー
タ列長を計数する計数手段と、この計数手段の出力と前
記配布手段によって配布されたデータ列長データとを比
較し、この計数手段の計数値が前記データ列長データの
示すデータ列長と一致しない場合はエラー信号を発生す
る比較手段とを具えて構成される。

〔作用〕

前段のノードからの信号に含まれるデータのデータ列長
は計数手段によって計数され、この計数手段によって計
数されたデータ列長は、前段のノードからの信号に含ま
れるデータ列長データと比較される。ここで計数手段の
計数データ列長とデータ列長データが表わすデータ列長
とが一致しない場合はデータ列長の異常としてエラー信
号が発生される。前段のノードからの信号に含まれるデ
ータ列長データは自己のノードから出力されるデータの
副長に対応するデータ列長データに変更され、後段のノ
ードに送出する信号に含めて送出される。

また、前段のノードからの信号に含まれるデータのデー
タ列長を表わす各ノードに対応するデータ列長データは
メインコントローラから各ノードに対して配布手段によ
って配布される。このデータ列長データの配布は、例え
ば、データを伝送する主フレーム構成の信号とは別の副
フレーム構成の信号によって各ノードに伝送される。前
段のノ−ドからの信号に含まれるデータのデータ列長は
計数手段によって計数され、この計数手段によって計数
されたデータ列長は、配布手段によって配布されたデー
タ列長データと比較される。ここで計数手段の計数デー
タ列長とデータ列長データが表わすデータ列長とが一致
しない場合はデータ列長の異常としてエラー信号が発生
される。

〔実施例〕

以下、この発明の実施例を添付図面を参照して詳細に説
明する。

第１図はこの発明の直列制御装置の一実施例を示したも
のである。この実施例は例えばプレスの集中制御システ
ムに適用されたものである。この場合メインコントロー
ラ１００はプレスのコントローラ部に設けられ、センサ
群１−１〜１−ｎはプレスの各部の状態を検出するセン
サに対応し、アクチュエータ群２−１〜２−ｎはプレス
の各部を駆動するアクチュエータに対応する。センサ群
１−１およびアクチュエータ群２−１はノード１０−１
に接続され、センサ群１−２およびアクチュエータ群２
−２はノード１０−２に接続され、センサ群１−３およ
びアクチュエータ群２−３はノード１０−３に接続され
、同様にしてセンサ群１−ｎおよびアクチュエータ群２
−ｎはノード１０−ｎに接続される。またノード１０−
１〜１０−ｎはメインコントローラ１００を介して直列
に接続される。

メインコントローラ１００は各ノード１０−１〜１０−
ｎに接続されたセンサ群１−１〜１−ｎから出力される
信号を収集し、また、各ノード１０−１〜１０−ｎに接
続されたアクチュエータ群２−１〜２−ｎを駆動するた
めの信号を出力する。

メインコントローラ１００からの信号にもとづき各ノー
ド１０−１〜１０−ｎに接続されたセンサ群１−１〜１
−ｎの出力信号を収集する動作を第２図にもとづいて説
明する。この場合、各ノード１０−１〜１０−ｎはアク
チュエータ群２−１〜２−ｎには信号は出力しないもの
とする。

メインコントローラ１００はまず第２図（ａ）に示すよ
うなフレーム構成の信号ＳＯを出力する。

すなわち、スタートコードを先頭にして、この信号ＳＯ
に含まれるデータ列長（ここではまだデータを含んでい
ないのでデータ列長は零である）を表わすデータ列長デ
ータ（０）、ストップコード、信号ＳＯに含まれるデー
タのエラーチエツクを行うためのエラーチェックコード
と続くフレーム構成の信号ＳＯをメインコントローラ１
００はまず送出する。ここでエラーチェックコードは周
知のデータ誤り検出のための循環冗長検査（ＣＲＣ）ま
たはパリティ検査等を行うためのコードである。

このメインコントローラ１００からの信号ＳＯはノード
１０−１に加えられる。

ノード１０−１は信号ＳＯのデータ列長データ（０）の
直後にセンサ群１−１からパラレルに入力される信号を
所定の順序でシリアル信号に変換し、これをデータ（１
）として挿入し、データ列長データ（０）を挿入したデ
ータ（１）のデータ列長Ｌ・１を表わすデータ列長デー
タ（１）に変換し、信号ＳＬ　　（第２図（ｂ））とし
て出力する。また、ノード１０−１では挿入されたデー
タ（１）にもとづき新たなエラーチェックコード（１）
を生成し、このエラーチェックコード（１）がエラーチ
ェックコード（０）に代えて出力される。

更に、ノード１０−１では信号ＳＯに含まれるデータの
データ列長を計数する手段を有し、この計数したデータ
列長と信号ＳＯに含まれるデータ列長データ（０）の表
わすデータ列長とを比較しデータ列長に異常があるか否
かを検出し、また信号ＳＯに含まれるエラーチェックコ
ード（０）にもとづきデータ誤りがあるか否かの検査を
行なう。

ここでデータ列長に異常が検出されるかエラーチャック
コード（０）にもとづきデータ誤りが検出された場合は
エラーチェックコード（１）の後にエラー発生を示すエ
ラーコードが付加される。なお、ここではデータ異常、
データ誤りが共に検出されないとしてエラーコードは付
加されない場合が示されている。ノード１０−１から出
力される信号Ｓ１はノード１０−２に加えられる。

ノード１０−２では信号Ｓ１のデータ列長データ（１）
の直後にセンサ群１−２から出力される信号（データ（
２））を挿入し、データ列長データ（１）をデータ（２
）を挿入することによって変化したデータのデータ列長
Ｌ２に対応するデータ列長データ（２）に変換するとと
もにこのデータ（２）が挿入された新たなデータにもと
づく新たなエラーチェックコード（２）を生成してこの
エラーチェックコード（２）をエラーチェックコード（
１）に置換してこれを信号Ｓ２として出力する（第２図
（Ｃ））。なお、ノード１０−２においてもノード１０
−１と同様にデータ列長データ（１）にもとづくデータ
列長異常のチエツクおよびエラーチェックコード（１）
にもとづくデータ誤りのチエツクが行われる。ただしこ
こでもデータ列長異常およびデータ誤りは検出されない
のでエラーコードは付加されない。ノード１０−２から
出力される信号Ｓ２はノード１０−３に入力される。

ノード１０−３でもノード１０−２と同様に信号Ｓ２の
データ列長データ（２）の直後にセンサ群１−３から出
力される信号（データ（３））を挿入し、データ列長デ
ータ（２）をデータ（３）を挿入することによって変化
したデータのデータ列長Ｌ３に対応するデータ列長デー
タ（３）に変換するとともにこのデータ（３）が挿入さ
れた新たなデータにもとづく新たなエラーチェックコー
ド（３）を生成してこのエラーチェックコード（３）を
エラーチェックコード（２）に置換する。たたし、ノー
ド１０−３ではデータ列長データ（２）にもとづくデー
タ列長異常のチエツクまたはエラーチェックコード（２
）にもとづくデータ誤りのチエツクのいずれでデータ列
長異常またはデータ誤りが検出されたとする。この場合
は新たに生成したエラーチェックコード（３）の直後に
エラーコードが付加される。第２図（ｄ）はこのように
してノード１０−３から出力される信号Ｓ３を示す。エ
ラーコードが一旦付加されると、以後のノード１０−４
　（図示せず）〜１０−ｎではデータ列長異常またはデ
ータ誤りが検出されるか否かにかかわらずエラーコード
が付加されたままになる。

同様に図示しないノード１Ｏ−ｎ−１から出力される信
号、すなわちノードｎの入力信号は第２図（ｅ）に示す
ようにデー）ｆ（ｎ−１）が挿入され、データ列長デー
タがデータ列長データ（ｎ　−１）になり、エラーチェ
ックコードがエラーチェックコード（ｎ−１）となる信
号Ｓｎ　−１となる。

またノード１０−ｎではセンサ群１−ｎからのデータ（
ｎ）が付加され、データ列長データ（ｎ−１）がデータ
列長データ（ｎ）に変換され、エラーチェックコード（
ｎ−１）がエラーチェックコード（ｎ）で置換され、第
２図（５）に示す信号Ｓｎが出力される。この信号Ｓｎ
はメインコントローラ１００に入力される。

メインコントローラ１００では信号Ｓｎのデータ列長デ
ータ（ｎ）の後端からストップコードの前端に至るまで
のデータ領域のデータ配列順序からどのノードに接続さ
れたセンサ群からのデータであるかを識別する。これに
より、メインコントローラ１００では各ノード１−１〜
１−ｎに接続されたセンサ群１−１〜１−ｎからの信号
を収集できたことになる。

また、メインコントローラ１００は信号Ｓ　ｎにエラー
コードが付加されていることにより、ノード１０−１〜
１０−ｎのうちいずれかのノードでデータ列長異常また
データ誤りがあったことを知ることができる。なお、ノ
ード１０−１〜１〇−ｎのいずれにおいてもデータ列長
異常またはデータ誤りが生じないと信号Ｓｎにはエラー
コードが付加されていないことになる。この場合はメイ
ンコントローラは異常なく各ノード１０−１〜１０−ｎ
に接続されたセンサ群１−１〜１−１０からのデータが
収集できたことを知る。

第３図はメインコントローラ１００から各ノード１０−
１〜１０−ｎに接続されたアクチュエータ群２−１〜２
−ｎに対して駆動データを送出する場合の動作を示した
ものである。この場合も各ノード１０−１〜１０−ｎは
センサ群１−１〜１−ｎからの信号は入力しないとして
説明する。

メインコントローラ１００はまず、第３図（ａ）に示す
ような信号ＳＯを出力する。この信号Ｓ０はスタートコ
ードを先頭にデータ列長データ（０）、ノード１０−１
に接続されたアクチュエータ群２−１に対するデータ（
１）、ノード１０−２に接続されたアクチュエータ群２
−２に対するデータ（２）、・・・１Ｏ−ｎ−１に接続
されたアクチュエータ群２−ｎ−１に対するデータ（ｎ
　−１）、ノード１０−ｎに接続されたアクチュエータ
群２−ｎに対するデータ（ｎ）からなるデータ領域、ス
トップコード、エラーチェックコード（１）と続くフレ
ーム構成をとっている。この信号はノード１０−１に加
えられる。

ノード１０−１では信号ＳＯのデータ領域の前端からア
クチュエータ群２−１に対するデータ（１）を抜き取り
、これをパラレル信号に変換してアクチュエータ群２−
１の各アクチュエータに出力する。また、ノード１０−
１においてデータ列長データ（０）はデータ（１）を抜
き取ることにより、このデータ（１）を抜き取った残り
のデータのデータ列長ρ１に対応するデータ列長データ
（１）に変換され、またエラーチェックコード（０）も
このデータ（１）を抜き取った残りのデータに対応して
生成されたエラーチェックコード（１）で置換され、信
号Ｓｌ　（第３図（ｂ））としてノード１０−１から出
力される。このノード１０−１においては実際に計数し
たデータ列長と信号ＳＯに含まれるデータ列長データ（
０）との比較によりデータ列長の異常をチエツクし、ま
たエラーチェックコード（１）によるデータ誤りのチエ
ツクを行なう。このチエツクにより異常が検出された場
合はエラーチェックコード（１）の直後にエラーコード
を付加する。ただし、異常が検出されない場合はエラー
コードの付加は行わない。

ノード１０−２では信号Ｓ１のデータ領域の前端にある
アクチュエータ群２−２に対するデータを抜き取る。ま
たデータ列長データ（１）をこの抜き取った残りのデー
タ列長ｇ２に対応するデータ列長データ（２）に変換し
、エラーチェックコード（１）をこの抜き取った残りの
データに対応するエラーチェックコード（２）で置換す
る。以下、同様にデータ領域の前端のデータが各ノード
において順次抜き取られる（第３図（Ｃ）〜第３図（５
））。

なお、この動作例ではこのノード１０−２でデータ列長
異常またはデータ誤りが生じたとしているので、上記置
換したエラーチェックコード（２）の直後にエラーコー
ドが付加される。データ列長異常またはデータ誤りが生
じた場合はアクチュエータの誤動作を防ぐために上記抜
き取ったアクチュエータ群２−２に対するデータはアク
チュエータ群２−２の各アクチュエータには加えられな
い。

−旦エラーコードが付加されると、以下のノード１０−
３〜１０−ｎにおいて、このエラーコードのために抜き
取ったデータのアクチュエータ群への出力が禁止される
。

ノード１０−ｎから出力される信号Ｓｎ　　（第３図（
ｒ））はメインコントローラ１００に加えられる。メイ
ンコントローラ１００はこのエラーフードの有無により
各ノードで異常があったか否かを知ることができる。

各ノード１０−１　＝　１０−　ｎでデータ列長異常ま
たはデータ誤りが全く生じない場合は各１ｏ−１〜１０
−ｎにおいて、データ領域から各ノード１０−１〜１０
−ｎに接続されたアクチュエータ群に対応するデータが
順次抜き取られ、この抜き取られたデータは適当なタイ
ミングでラッチされることによりパラレル信号に変換さ
れ、対応するアクチュエータ群の各アクチュエータに供
給される。

なお、上述した説明において、各ノード１０−１〜１０
−ｎにはそれぞれセンサ群とアクチュエータ群が接続さ
れるとして説明したが、センサ群だけ接続されるノード
を設けてもよいし、アクチュエータ群だけ接続されるノ
ードを設けてもよい。

またセンサ群が１個のセンサであってもよく、またアク
チュエータ群が１個のアクチュエータであってもよい。

また、センサ群１−１〜１−ｎからのデータを収集する
場合、データ列長データの直後、すなわちデータ領域の
前端に新たなデータを挿入するように構成したが、デー
タ領域の後端に新たなデー夕を挿入するように構成して
もよい。

また、アクチュエータ群２−１〜２−ｎへデータを出力
する場合、データ領域の前端のデータから順次抜き取り
出力するように構成したが、データ領域の後端のデータ
から順次抜き取り出力するように構成してもよい。

また、上述した説明ではこの発明の理解を容易にするた
めにセンサ群１−１〜１−ｎからデータ収集する場合と
アクチュエータ群２−１〜２−ｎにデータを出力する場
合とで分けて説明したが、各ノードにおいてセンサ群か
らデータを収集するとともにアクチュエータ群に対して
データを出力するというような制御も可能である。かか
る態様の制御については後に詳述される。

第４図は第１図に示したノード１０−１〜１０−ｎの詳
細構成例を示したものである。ここでノード１０−１〜
１０−ｎはそれぞれ同一構成からなり、第４図において
はノード１０−１〜１〇−ｎを代表してノード１０で示
しである。

また、センサ群１は第１図に示したセンサ群１−１〜１
−ｎのいずれかに対応し、アクチュエータ群２は第１図
に示したアクチュエータ群２−１〜２−ｎのいずれかに
対応する。なお、この実施例では各ノード１０の間のデ
ータ伝送をＣＭＩ（Ｃｏｄｅｄ　　Ｍ　ａｒｋ　Ｉ　ｎ
ｖｅｒｓｉｏｎ）符号を用いて行うように構成されてい
る。これは伝送過程におけるノイズ等による伝送誤りを
極力少なくしようとするためと、各ノードにおいてクロ
ック信号の再生（抽出）が可能なようにするためである
。この場合、各ノードにそれぞれクロック発振器を設け
る必要がなく、各ノードの構成を更に簡略化することが
できる。また、この実施例では、各ノードにおいて、セ
ンサ群１から入力されたデータを前段のノードからの伝
送データのデータ領域の前端に付加し、また伝送データ
中のアクチュエータ群２に出力すべきデータを伝送デー
タのデータ領域の後端から抜き取って後段のノードに伝
送する構成をとっており、上記前段のノードからの伝送
データ（入力信号）は第５図（ａ）に示すようなフレー
ム構成をとっている。ここでデータ列長データは入力信
号に含まれるデータのデータ列長りを表している。また
、エラーフード、は前段以前のいずれかのノードでエラ
ー信号が発生された場合に付加されるもので、前段以前
のいずれかのノードでエラー（「号が発生しない場合は
このエラーコードは付加されない。

第４図において受信回路１１は前段のノードからの受信
信号は受信する。ここで前段のノードからの信号は上述
したようにＣＭＩ符号によって変調されているので、受
信回路１１はこのＣＭＩ符号を通常の「１」、「０」に
対応するＮＲＺ（Ｎｏｎ　　Ｒｅｔｕｒｎ　Ｚｅｒｏ　
）符号に復調する。また、受信回路１１はこのＣＭ！符
号に変調された入力信号から、このノード１０で用いる
伝送データに同期したクロック信号を再生する。

受信回路１１で復調された入力信号は、スタートコード
検出回路１２、ストップコード検出回路１３、エラーチ
ェックコード検出回路１７、エラーコード検出回路１８
、データ列長データ変換回路１９、データ変換回路２０
に加えられるとともに、スイッチＳＷ１、ＳＷ２をそれ
ぞれ介してデータ列長設定回路１４およびデータ列長カ
ウンタ１５に加えられる。

ここでスタートコード検出回路１２は、入力信号に含ま
れるスタートコード（入力側スタートコード）を検出す
るものである。スタートコードは所定のパターンからな
る例えば８ビツトのデジタルコード信号が用いられる。

また、ストップコード検出回路１３は、入力信号に含ま
れるストップコードを検出するものである。ストップコ
ードは上述したスタートコードとは異なる所定のパター
ンからなる例えば８ビツトのデジタルコード信号からな
る。

また、データ列長設定回路１４は入力信号に含まれるデ
ータ列長データを読込み４、入力信号に含まれるデータ
のデータ列長異常の検査のために用いるデータ列長を設
定するものである。ここでデータ列長データは例えば８
ビツトのバイナリコードからなる。データ列長設定回路
２４はデータ列長データの読込み完了により、すなわち
データ列長データの読込み開始からデータ列長データに
対応する８ビツトの時間が経過した後データ列長データ
読込完了信号を出力する。

また、データ列長カウンタ１５は入力信号に含まれるデ
ータのデータ列長をカウントし、入力信号に含まれる実
際のデータ列長を計数するものである。このデータ列長
の計数は受信回路１１から出力される入力データに同期
したクロック信号を計数することにより行われる。

また、エラーチェックコード検査回路１７は入力信号に
含まれるエラーチェックコードを検査することにより伝
送データ符号誤りを検出するものである。ここでエラー
チェックコードは前述したように周知のＣＲＣまたはバ
ツテイチツエク等のために形成されたものである。

また、エラーコード検出回路１８は入力信号にエラーコ
ードが含まれているか否かを検出するものである。前段
のノード以前のいずれかのノードでデータ列長異常また
は符号誤りが検出されると、このノードにおいてエラー
コードが付加され、このエラーコードがそのままそれ以
降の各段のノードに伝送される。そこで、エラーコード
検出回路１８ではエラーコードが付加されているか否か
を検出する。ここでエラーコードはスタートコード、ス
トップコードとは異なる所定のパターンからなる例えば
８ビツトのコード信号である。またデータ列長データ変
換回路１９は、入力信号に含まれる前段のノードからの
データ列長データをこのノード１０で生成したデータの
データ列長に対応するデータ列長データに変換するもの
である。例えば、第５図（ａ）　（ｂ）に示すように前
段のノードから入力された入力信号に含まれるデータの
データ列長がＬビットであり、後段のノードに出力する
出力信号に含まれるデータのデータ列長がＬ′　ビ・ン
トであるとすると、データ副長Ｌビシトを示すデータ列
長データをデータ列長Ｌ′を示すデータ列長データに変
換する。このデータ列長データ変換回路１９の出力はス
イッチＳＷ４の接点Ｃに加えられる。

また、データ変換回路２０は、入力信号に含まれるデー
タ領域にセンサ群１からのパラレル信号を所定の順番で
シリアル信号に変換して付加し、また入力信号に含まれ
るデータ領域からアクチュエータ群２に対するデータを
入力信号に含まれるデータから抜き取り、この抜き取っ
たシリアルデータをパラレル信号に変換して、レジスタ
２１を介してアクチュエータ群２に送出する処理を行な
う。

データ列長設定回路１４で設定されたデータ列長および
データ列長カウンタ１５で計数されたデータ列長はデー
タ列長正誤判定回路１６に加えられる。

データ列長正誤判定回路１６はデータ列長設定回路１４
で設定されたデータ列長とデータ列長カウンタ１５で計
数した実際のデータ列長とをストップコード検出回路１
３の出力のタイミングで比較し、両者が一致しない場合
はデータ列長異常として検出する。

データ列長正誤判定回路１６の出力、エラーチェックコ
ード検査回路１７の出力およびエラーコード検出回路１
８の出力はオア回路ＯＲを介してスイッチＳＷＯに加え
られる。

スイッチＳＷＯはオア回路ＯＲの出力がハイレベル、す
なわち、データ列長正誤判定回路１６、エラーチェック
コード検査回路１７、エラーコード検出回路１８のいず
れかの出力がハイレベルの場合データ列長正誤判定回路
１６でデータ列長異常が検出されるか、エラーチェック
コード検出回路１７で符号誤りが検出されるか、エラー
コード検出回路１８でエラーコードが検出されるかのい
ずれかの場合はスイッチＳＷＯを図示の状態から切換え
、エラーコード発生回路２５から発生される所定のエラ
ーコードをスイッチＳＷ４の接点Ｅに加える。しかし、
データ列長正誤判定回路１６、エラーチェックコード検
査回路１７、エラーコード検出回路１８のいずれの出力
もローレベルの場合はスイッチＳＷＯは図示の状態から
切換えらずスイッチＳＷ４の接点Ｅにはローレベルの信
号が加えられる。ここでエラーコード発生回路２５はエ
ラーフード発生完了によりエラーコード送出完子信号を
出力する。

また、データ変換回路２０の出力はスイッチＳＷ４の接
点Ｂに加えられるとともにスタートコード検出回路２３
、ストップコード検出回路２４に加えられとともに、ス
イッチＳＷ３を介してエラーチェックコード生成回路２
６に加えられる。

ここで、スタートコード検出回路２３は、データ変換回
路２０から出力されるスタートコード（出力側スタート
コード）を検出するものであり、ストップコード検出回
路２４はデータ変換回路２０から出力されるストップコ
ードを検出するものである。

また、エラーチェックコード生成回路２６はデータ変換
回路２０から出力される変換されたデータを入力し、こ
のデータにもとづき、ＣＲＣチエツクまたはパリティチ
エツク等のたのエラーチェックコードを生成するもので
ある。このエラーチェックコード生成回路２０はエラー
チェックコードの送出完了によりエラーチェックコード
送出完了信号を出力する。

スイッチＳＷ４は接点１３に加えられるデータ変換回路
２０の出力、接点Ｃに加えられたデータ列長データ変換
回路１９の出力、接点りに加えられるエラーチェックコ
ード生成回路２６の出力、接点Ｅに加えられるスイッチ
ＳＷＯの出力のいずれかを選択するものである。このス
イッチＳＷ４の出力、すなわち、接点Ａの信号は送信回
路２７に加えられる。送信回路２７は加えられた信号を
ＣＭＩ符号に変換する所定の変調処理を行ない、この変
調処理した信号を次段のノードに出力する。

また、スタートコード検出回路１２から出力される入力
側スタートコード検出出力、ストップコード検出回路１
３から出力される入力側ストップコード検出出力、デー
タ列長設定回路１４から出力されるデータ列長読込完了
信号、スタートコード検出回路２３から出力される出力
側スタートコード検出出力、ストップコード検出回路２
４から出力される出力側ストップコード検出出力は制御
回路２２に加えられる。

制御回路２２は入力されるこれらの信号にもとづきスイ
ッチＳＷＩ、ＳＷ２、ＳＷ３、ＳＷ４の切換タイミング
を制御する。

まず、このノード１０の動作をデータ変換回路２０モ付
加されるデータのデータ列長（１（ｉ）ビットが抜き取
られるデータのデータ列長ＩＩ　（ｏ）ビットより長い
場合Ｄ　（ｉ）　＞ＩＩ　（ｏ）について説明する。

この場合の動作の第５図に示すタイミングチャートに示
される。

この場合、受信回路１１で受信された入力信号（第５図
（ａ））のスタートコードはデータ変換回路２０をその
まま通過してスイッチＳＷ４に加えられる。ここでスイ
ッチＳＷ４は接点Ａと接点Ｂが接続された状態（Ａ−Ｂ
）になっているので（第５図（ｆｉｌ））、データ変換
回路２０を通過したスタートコードはスイッチＳＷ４を
通り、送信回路２７を介して次段のノードに出力される
（第５図（ｂ））。

また、入力信号のスタートコードはスタートコード検出
回路１２で検出され、スタートコード検出回路１２から
入力側スタートコード検出出力が発生される（第５図（
Ｃ））。この入力側スタートコード検出出力により制御
回路２２はスイッチＳＷ１をオフからオンにする（第５
図（ｊ））。

スイッチＳＷＩがオンになるとデータ列長データ設定回
路１４は入力信号の中のデータ列長データの読込みを開
始する。

また、スタートコード検出回路２３はデータ変換回路２
０の出力からスタートコードを検出し、出力側スタート
コード検出出力を発生する（第５図（ｂ））。この出力
側スタートコード検出出力により制御回路２２はスイッ
チＳＷ３をオンにする（第５図（ｅ））。スイッチＳＷ
３がオンにされるとデータ変換回路２０の出力はエラー
チェックコード生成回路２６に加えられる。エラーチェ
ックコード生成回路２６はこのデータ変換回路２０の出
力にもとづき所望のエラーチェックコードを生成する。

また、この出力側スタートコード検出出力により制御回
路２２はスイッチＳＷ４を状態（Ａ−Ｂ）から接点Ａが
接点Ｃに接続される状態（Ａ−Ｃ）に切換える（第５図
（ｆｆｌ））。これによりスイッチＳＷ４の接点Ａには
データ列長データ変換回路１９の出力が現れる。ここで
データ列長データ変換回路１９の出力はデータ列長Ｎ　
（１）ビットのデータの付加およびデータ列長Ｄ　（ｏ
）ビットのデータの削除により変化した全データ列長（
Ｌ＋ρ（＋）−ｇ（０））ビットに対応するデータ列長
データになっている。このデータ列長データがスタート
コードに続いて送信回路２７から出力される（第５図（
ｂ））。

データ列長データ設定回路１４でデータ列長データの読
込みが完了し、データ列長データ読込完了信号が発生す
ると（第５図（ｅ））、制御回路２２はスイッチＳＷ１
をオフにしく第５図（１））、同時にスイッチＳＷ２を
オンにする（第５図（ｋ））。スイッチＳＷ２がオンに
なるとデータ列長カウンタ１５はその計数動作を開始す
る。具体的にはデータ列長カウンタ１５は受信回路１１
から出力されるクロック信号を計数するとこにより入力
信号に含まれるデータ領域のデータ列長すなわちビット
数を計数する。

データ列長データ変換回路１９からデータ列長データの
読出しが終了すると、すなわちスタートコード検出回路
２３から出力側スタートコード検出出力が発生してから
データ列長データに対応する８ビツトの時間が経過した
後スイッチＳＷ４は状Ｂ（Ａ−Ｃ）から接点Ａが接点Ｂ
に接続される状態（Ａ−Ｂ）に切換わる（第５図（１１
））。これによりスイッチＳＷ４の接点Ａにはデータ変
換回路２０の出力、すなわち入力信号のデータ領域の前
端にセンサ群１からのデータが付加され、データ領域の
後端からアクチュエータ群２へのデータが抜き取られた
データが出力される。このデータは送信回路２７を介し
て先に出力されたデータ列長データに続いて出力される
（第５図（ｂ））。

ストップコード検出回路１３により入力信号に含まれる
ストップコードが検出され、入力側ストップコード検出
出力が発生されると（第５図（ｆ））このスイッチＳＷ
２のオフによりデータ列長カウンタ１５の計数動作は終
了する。すなわち、データ列長カウンタ１５は入力信号
のデータ領域の開始点からストップコードの終了点まで
のデータ列長を計数することになる。ここでストップコ
ードの副長は例えば８ビツトというように既知であるの
で、データ列長カウンタ１５は実質的に入力信号のデー
タ領域のデータ列長を計数したことになる。このデータ
列長カウンタ１５の計数値（データ列長カウンタ１５の
計数値からストップコードの副長を減算した値）はデー
タ列長正誤判定回路１６においてストップコード検出回
路１３から入力側ストップコード検出出力が出力される
タイミングで（第５図（ｆ））データ列長設定回路に設
定されたデータ列長と比較される。ここで両者が一致し
ないとデータ列長異常としてハイレベルのエラー信号が
出力されることになる。

ストップコード検出回路２４によりデータ変換回路２０
から出力される信号に含まれるストップコードが検出さ
れ、出力側ストップコード検出出力が発生されると（第
５図（ｇ））、制御回路２２によりスイッチＳＷ４は状
態（Ａ−Ｂ）から接点Ａが接点りに接続される状態（Ａ
−Ｄ）に切換えられる（第５図（ｆｆｌ））。これによ
りスイッチＳＷ４の接点Ａにはエラーチェックコード２
６で生成されたエラーチェックコードが現れる。このエ
ラーチェックコードはデータ変換回路２０から出力され
るストップコードに続いて送信回路２７から出力される
（第５図（ｂ））。エラーチェックコード生成回路２６
からエラーチェックコードの送出が完了し、エラーチェ
ックコード送出完了信号が発生されると（第５図（ｈ）
）、制御回路２２はスイッチＳＷ４を状態（Ａ−Ｄ）が
接点Ａと接点Ｅが接続された状態（Ａ−Ｅ）に切換える
。

ここで、データ列長正誤判定回路１６からハイレベルの
エラー信号が発生せず、エラーチェックコード検査回路
１７でも符号誤りが検出されずにハイレベルのエラー信
号が発生せず、かつエラーフード検出回路１８で入力信
号にエラーコードが検出されずにハイレベルの信号が発
生されないとオア回路ＯＲの出力はローレベルであり、
これによりスイッチＳＷＯは接地レベルを選択したまま
となる。したがってこのときスイッチＳＷ４の接点Ａに
は接地レベルの信号が生じ、この信号がエラーチェック
コードに続いて送信回路２７から出力される。すなわち
このときはエラーコードは付加されない。

データ列長正誤判定回路１６でデータ列長異常が検出さ
れるか、エラーチェックコード検査回路で符号誤りが検
出されるか、エラーコード検出回路１８でエラーコード
が検出されるかしてデータ列長カウンタ１５、エラーチ
ェックコード検査回路１７、エラーコード検出回路１８
のいずれかの出力がハイレベルとなるとオア回路ＯＲも
ハイレベルとなって、スイッチＳＷＯは図示の状態から
エラーコード発生回路２５側を選択するように切換えら
れる。これによりスイッチＳＷ４の接点Ａにはエラーコ
ード発生回路２５から発生された所定のエラーコードが
現れる。この場合、送信回路２７からは上述したエラー
チェックコードに続いてこのエラーコードが出力される
。すなわち、エラーコードが付加される（第５図（ｂ）
）。

なお、この場合オア回路ＯＲの出力によりレジスタ２１
の不動作となり、アクチュエータ群２への制御データの
送出が禁止される。

エラーフード発生回路２５からエラーコードの送出が完
了してエラーコード送出完了信号が出力されると（第５
図（１））、またはエラーチェックコード送出完了信号
からエラーコードに対応する所定のビット数（例えば８
ビツト）が経過すると、制御回路２２はスイッチＳＷ４
を状態（Ａ−Ｅ）から初期状態（Ａ−Ｂ）に切換える。

これによりこのノードの処理は終了する。

次に、このノード１０の動作をデータ変換回路１０で付
加されるデータのデータ列長Ω（１）ビットが抜き取ら
れるデータのデータ列長（１（ｏ）ビットより短い場合
（ｊ！　（ｉ）　＜ｆｌ　（ｏ））について説明する。

この場合の動作は第６図に示すタイミングチャートに示
される。

データ変換回路１０で付加されスデータのデータ列長Ｎ
　（ｉ）ビットが抜き取られるデータの副長１（ｏ）ビ
ットより短い場合、データ変換回路１０は入力信号（第
６図（ａ））をデータ列長ｆ）　（Ｄ　ビットとＩ）　
（ｏ）　ビットの差のデータ列長（Ｎ　（ｉ）　−Ｄ　
（ｏ）　）ビットだけ遅延して出力する。また、これに
ともなってデータ列長データ変換回路１３も変換したデ
ータ列長データを入力したデータ列長データに対してデ
ータ列長（ｆ！（１）　−Ｒ（ｏ））ビットだけ遅延し
て出力する。

したがってこの場合、受信回路１１で受信された入力信
号（第６図（ａ））はデータ変換回路２°０でデータ列
長（Ｊ　（ｉ）　−（ｏ）　）ビットだけ遅延され、ス
イッチＳＷ４、送信回路２７を介して出力される（第６
図（ｂ））。

続いて、スタートコード検出回路２３でスタートコード
が検出され、出力側スタートコード検出信号が発生され
ると（第６図（ｄ））、スイッチｓｗ３がオンにされ、
スイッチＳＷ４が状態（Ａ−Ｂ）から状態（Ａ−Ｃ）に
切換えられる。スイッチＳＷ３のオンによりエラーチェ
ックコード生成回路２６によるデータ変換回路２ｏの出
力の取込みが開始される。またデータ列長データ変換回
路１９では上述したように変換されたデータ列長データ
が入力信号に含まれるデータ列長データに対して（ｇ（
１）　−Ｊ　（ｏ）　）ビットだけ遅延されて出力され
るのでスイッチＳＷ４が状態（Ａ−Ｃ）に切換えるタイ
ミングでデータ列長データ変換回路１９から変換された
データ列長データがスイッチＳＷ４の接点Ａに現われ、
このデータ列長データはスイッチ２７を介して、上述し
たスタートコードに続いて出力される（第６図（ｂ））
。

ストップコード検出回路２４によりデータ変換回路２０
から出力されるストップコードが検出され、出力側スト
ップコード検出出力が発生されると、スイッチＳＷ３が
オフになりエラーチェックコード生成回路によるデータ
変換回路２０の出力の取込みは終了する。また、これと
同時にスイッチＳＷ４は状態（Ａ−Ｂ）から状態（Ａ−
Ｄ）に切換えられ（第６図（ｍ））、送信回路２７から
エラーチェックコード生成回路２６で生成された新たな
エラーチェックコードが上述したストップコードに続い
て出力される（第５図（ｍ））。その他の動作は第５図
に示した場合と同様である。すなわち、エラーチェック
コード生成回路２６からのエラーチェックコードの送出
が完了し、エラーチェックコード送出完了信号が出力さ
れると（第６図（ｈ））、スイッチＳＷ４は状態（Ａ−
Ｅ）に切換えられ（第６図（儂））、更にエラーコード
発生回路２５からエラーコード送出完了信号が出力され
ると（第６図（ｉ））、スイッチＳＷ４は初期状態であ
る状態（Ａ−Ｂ）に切換えられる。

また、スイッチＳＷＩは、スタートコード検出回路１２
から入力側スタートコード検出出力が発生してから（第
６図（Ｃ））からデータ列長設定回路１４からデータ列
長データ読込完了信号が発生される（第６図（ｅ））ま
での間オンになり（第６図（ｊ））、データ列長設定回
路１４はこの間に入力データに含まれるデータ列長デー
タの読込みを行なう。

またスイッチＳＷ２は、データ列長設定回路１４からデ
ータ列長データ読込完了信号が発生してから（第６図（
ｅ））、ストップコード検出回路１３により入力側スト
ップコード検出出力が発生されるまで（第６図（ｒ））
オンになり（第６図（ｋ））、これによりデータ列長カ
ウンタ１５は入力信号に含まれるデータ領域のデータ列
長を計数する。

第７図は、第２図において説明したようにノード１０に
おいてセンサ群１からのデータの取込みおよび付加を行
ない、アクチュエータ群２へのデータの抜取りおよび出
力を行なわない場合の動作をタイミングチャートで示し
たものである。この場合は第５図に示したタイミングチ
ャートにおいてこのノード１０で抜き取られるデータの
ビット長、すなわちｆｌ　（ｏ）ビットを０にすれば第
５図に示したものと同様になる。この場合、データ変換
回路２０ではセンサ群１からのデータの付加のみを行な
いデータ列長データ変換回路１つでは入力信号に含まれ
るＬビットを示すデータ列長データに付加するＩＩ（１
）ビットを加算したＬ’　−Ｌ＋Ｒ（１）　　（ビット
）に対応するデータ列長データを出力する。

第８図は第３図において説明したようにノード１０にお
いてアクチュエータ群２へのデータの抜取りおよび出力
を行ないセンサ群１からのデータの取込みおよび付加を
行なわない場合の動作をタイミングチャートで示したも
のである。この場合第６図に示したタイミングチャート
において、このノード１０で付加されるデータのビット
長Ｄ　（ｉ）を０にすれば第６図に示したものと同様に
なる。この場合、データ変換回路２０ではアクチュエー
タ群２へのデータの抜取り、出力処理のみ行ないこの処
理したデータをｇ（０）ビット遅延して出力し、データ
列長データ変換回路１９では入力データ信号に含まれる
Ｌビットを示すデータ列長データから抜き取るデータの
ｆｌ　（ｏ）ビットを減算したＬ’　−Ｌ−１（０）（
ビット）に対応するデータ列長データを形成し、これを
ＩＩ　（ｏ）ビット遅延して出力する。

なお、第４図に示した構成において、スタートコード検
出回路２３、ストップコード検出回路２４を設けずに、
スタートコード検出回路１２から出力される入力側スタ
ートコード検出出力およびストップコード検出回路１３
から出力される入力側ストップコード検出出力をそれぞ
れ所定ビット（データ変換回路で遅延されるビット数）
だけ遅延した信号により上述したスタートコード検出回
路２３およびストップコード検出回路２４の出力と等価
な信号を形成するようにしてもよい。

またデータ列長設定回路１４から出力されるデータ読込
完了信号の代わりにスタートコード検出回路１２から出
力される入力側スタートコード検出出力をデータ列長デ
ータのビット数（例えば８ビツト）遅延した信号を用い
てもよい。

また、エラーチェックコード生成回路２６から出力され
るエラーチェックコード送出完了信号の代わりにストッ
プコード検出回路２４から出力される出力側ストップコ
ード検出出力をエラーチェックコードに対応するビット
数だけ遅延した信号を用いてもよく、またエラーコード
発生回路２４から出力されるエラーコード送出完了信号
の代わりにエラーチェックコード送出完了信号をエラー
コードに対応するビット数だけ遅延した信号を用いても
よい。

また、この実施例ではスタートコード、ストップコード
の検出を容易にするためにデータ変換回路１０ではデー
タ領域のデータに所定の処理を施すように構成されてい
る。すなわち、データ領域中のデータ列長がスタートコ
ードまたはストップコードに一致することがあると、こ
れをスタートコードまたはストップコードとして検出誤
ることがある。そこでこの実施例ではデータ領域中のデ
ータ列長にスタートコードまたはストップコードの同一
のデータ列長が生じないようにデータ領域中のデータに
対して所定の処理を施している。

この実施例ではデータ変換回路２０においてデータ「１
」を「１０」、データ「０」を「０１」に変換する。こ
れによればデータ領域中のデータに「１」が３個以上続
くことはない。そこで、スタートコードおよびストップ
コードを「１」が３個以上続く部分を含むパターンで設
定すれば、データ領域中データをスタートコード、スト
ップコードと誤って検出することはなくなり、確実にス
タートコードおよびストップコードの検出が可能となる
。この場合データ「０」を「０」、データ「１」を「１
０」またはデータ「０」を「００」、データ「１」を「
１０」またはデータ「０」を「００」、データ「１」を
「０１」等変更しても同様に構成することができる。

また、データ変換回路２０において、変換したデータが
所定数、例えば５個連続したら自動的に「０」を挿入す
るように構成してもよい。この場合データに「１」が６
個以上続くことはないのでスタートコードおよびストッ
プコード「１」が６個以上続く部分を含むパターンに設
定すればデータとスタートコードおよびストップコード
との識別を確実に行なうことができる。

上述した実施例では、各ノードに接続されたセンサ群か
らのデータを収集し、または各ノードに接続されアクチ
ュエータ群に制御信号を送出するために各ノードに伝送
される信号（主フレーム構成の信号）にデータ列長デー
タを含ませ、このデータ列長データをデータ列長設定回
路に読込むことによりデータ列長異常検査のためのデー
タ列長を設定するように構成したが、この主フレームと
は別に副フレーム構成の信号を設定し、この副フレーム
構成の信号を利用して各ノードにそのノードで入力すれ
ば入力信号のデータ列長を表わすデータ列長データをそ
れぞれ配布するように構成してもよい。

第９図は、このように構成したこの発明の他の実施例に
係わるノード１０の構成を示したものである。この実施
例において、メインコントローラ１００（第１図）は各
ノードに接続されたセンサ群からのデータを収集し、各
ノードに接続されたアクチュエータにデータを送出する
ために用いられる主フレーム構成の信号以外に各ノード
にデータ列長データを配布するための副フレーム構成の
信号を出力する。この実施例で各ノードに入力される主
フレーム構成の入力信号１例を第１０図（ａ）に示し、
副フレーム構成の入力信号の１例を第１２図（ａ）に示
す。第１０図（ａ）から明らかなように、この実施例に
おける主フレーム構成の入力信号は第５図（ａ）に示し
た入力信号からデータ列長データを削除した構成となっ
ている。また、この実施例における副フレーム構成の入
力信号は、第１２図（ａ）に示すように副フレームスタ
ートコードを先頭にしてその後に自己のノードのデータ
列長データＤＬＫ　（この場合、自己のノードをに番目
のノードとしている）、次段のノードのデータ列長デー
タＤＬ　（Ｋ＋　Ｉ）　、・・・ｎ番目のノードのデー
タ列長データＤＬｎと続き、最後に副フレームストップ
コードが配された構成をとっている、ここで副フレーム
構成の信号はこの装置の起動時または主フレーム構成の
信号を所定回数送る毎に各ノードに送出される。

この実施例において、ノード１０は、第４図に示した構
成に副フレームスタートコード検出回路２８、副フレー
ムスタートコード検出回路２９、副フレームストップコ
ード検出回路３０を追加するとともに第４図に示したデ
ータ列長データ変換回路１９を除去し、受信回路１１の
出力を直接スイッチＳＷ４の接点Ｃに接続することによ
って構成される。

ここで、副フレームスタートコード検出回路２８は前段
のノードから入力され、受信回路１１で受信された副フ
レーム構成の入力信号の中から副フレームスタートコー
ドを検出するものであり、副フレームスタートコード検
出回路２９および副フレームストップコード検出回路３
０はデータ変換回路２０から出力される副フレームスタ
ートコードおよびストップコードをそれぞれ検出するも
のである。

第１０図に、データ変換回路２０で付加されるデータの
ビット数ＩＩ　（ｉ）が抜き取られるデータのビット数
１　（ｏ）よりも大きい場合（！Ｊ（ｉ）　＞Ｄ（０）
）における主フレーム構成の入力信号に対するノード１
０の動作をタイミングチャートで示す。

この場合の動作は、主フレーム構成の入力信号にデータ
列長データが含まれていないため、スイッチＳＷ２がデ
ータ列長設定回路１４からのデータ列長データ読込完了
信号の代わりにスタートコード検出回路１２からの入力
側スタートコード検出出力でオフからオンになること、
スイッチＳＷＩが動作しないことスタートコード検出回
路２３から出力される出力側スタートコード検出出力に
よってスイッチＳＷ４が状態（Ａ−Ｂ）から状態（Ａ−
Ｃ）に切換らないことを除けば第７図で説明した動作と
同様である。これは、この実施例では主フレーム構成の
入力信号にデータ列長データが含まれていないため、ス
タートコード検出のすぐ後にデータ列長の計数を開始す
る必要があり、また主フレーム構成の信号の入力時には
データ列長設定回路においてデータ列長の設定動作は行
なわず、またデータ列長データ変換回路がないためデー
タ列長データを後段のノードに送出するためのスイッチ
ＳＷ４の切換え状態（Ａ−Ｃ）への切換えが不要なため
である。

また、この場合、スイッチＳＷ１がオンしないので、デ
ータ列長設定回路１４へのデータ列長データの読込みは
行われない。データ列長設定回路１４へのデータ列長デ
ータの読込みは後述するように副フレーム構成の信号が
このノード１０に入力されただときに行われる。したが
って主フレーム構成の信号入力において、データ列長正
誤判定回路１６は副フレーム構成の信号の入力時にデー
タ列長設定回路に読込まれたデータ列長データと、デー
タ列長カウンタ１５で計数した主フレーム中の実際のデ
ータ列長とを比較しデータ列長の異常を検出する。

第１１図は、データ変換回路２０で付加されるデータの
ビット数Ｎ　（１）が抜き取られるデータのビット数ｇ
（０）よりも小さい場合（４２（ｉ）　＜Ｄ（０））に
おける主フレーム構成の入力信号に対するノード１０の
動作をタイミングチャートで示したものである。この場
合の動作はデータ変換回路２０が入力信号をＣＤ　（ｏ
）　−Ｊ　（１））ビットだけ遅延して出力することを
除けば第１１図に示したもので同様である。

第１２図は副フレーム構成の入力信号に対するノード１
０の動作を示したものである。この実施例において副フ
レーム構成の信号はメインコントローラ１００から第１
３図（ａ）に示すようなフレーム構成で出力され、まず
ノード１０−１に入力される。この信号は第１３図（ａ
）から明らかのように先頭に副フレームスタートコード
があり、続いてノード１０−１に対するデータ列長デー
タ、ノード１０−２に対するデータ列長データ、ノード
１０−３に対するデータ列長データ、・・・、ノード１
０−ｎに対するデータ列長データと続き、最後に副フレ
ームストップコードが配されている。

各ノードではこの副フレーム構成の信号を入力すると副
フレームスタートコードの直後のデータを自己のノード
のデータ列長データとしてこのデータ列長データを抜き
取り、自己のノードに格納する。この動作を順次繰返す
。すなわち、先頭のノード１０−１はメインコントロー
ラ１００から第１３図（ａ）に示すようなフレーム構成
の信号を入力すると、副フレームスタートコードのすぐ
後のデータＤＬ１を自己のノードのデータ列長データと
して取込むとともに、このデータＤＬ１を抜き取り、第
１３図（ｂ）に示すような信号にして次段のノード１０
−２に出力する。ノード１０−２はこの第１３図（ｂ）
に示す信号を入力すると、この信号の副フレームスター
トコードのすぐ後のデータＤＬ２を自己のノードのデー
タ列長データとして取込むとともにこのデータＤＬ２を
抜き取り、第１３図（ｅ）に示すような信号として次段
のノード１０−３に出力する。このようにメインコント
ローラ１００からの副フレーム構成の信号は各ノードに
おいて各ノードに対応するデータ列長データが順次抜き
取られ、最終ノードの１０−ｎからは第１３図（ｅ）に
示すような信号が出力されることになる。この信号はメ
インコントローラ１００に加えられる。これによりメイ
ンコントローラ１００は各ノードにデータ列長データが
配布されたことを知るように構成されている。

そこでに番目のノードであるノード１０には第１２図（
ａ）に示すような副フレーム構成の入力信号が加えられ
、受信回路で受信される。受信回路１１から最初に出力
される副フレームスタートコードは副フレームスタート
コード検出回路２８で検出され、副フレームスタートコ
ード検出回路２８から入力側副フレームスタートコード
検出出力が発生される（第１２図（Ｃ））。この入力側
副フレームスタートコード検出出力は制御回路２２に加
えれる。制御回路２２はこれによりスイッチＳＷＩをオ
フからオンに切換える（第１２図（ｇ））。

スイッチＳＷ１がオンにされると受信回路１１から出力
されるこのノード１０に対するデータ列長データＤＬＫ
がデータ列長設定回路１４に読込まれ、これにより、こ
のノード１０のデータ列長の設定がなされる。データ列
長設定回路１４におけるデータ列長データＤＬＫの読込
みが完了すると、データ列長設定回路１４からデータ列
長データ読込完了信号が出力される（第１２図（ｄ））
。このデータ列長データ読込完了信号により制御回路２
２はスイッチＳＷＩをオンからオフに切換える（第１２
図（ｇ））。

受信回路１１の出力は、またデータ変換回路２０に加え
られる。データ変換回路は副フレーム構成の信号が入力
されると、この信号をデータ列長データのビット数（例
えば８ビツト）遅延して出力する。このデータ変換回路
２０の出力はスイッチＳＷ４に加えられる。ここでＳＷ
４は接点Ａを接点Ｂに接続する状態（Ａ−Ｂ）になって
いるので（第１２図（ｊ））、データ変換回路２０の出
力はこのスイッチＳＷ４、送信回路２７を介して次段の
ノードに出力される。したがって送信回路２７からは、
入力信号から８ビツト遅延されてまず副フレームスター
トコードが出力される（第１２図（ｊ））。データ変換
回路２０から副フレームスタートコードが出力されると
、この副フレームスタートコードは副フレームスタート
コード検出回路２９で検出され、出力側副フレームスタ
ートコード検出出力が発生され（第１２図（ｅ）〉、制
御回路２２に加えられる。これにより制御回路２２はス
イッチＳＷ４を状態（Ａ−Ｂ）から接点Ａを接点Ｃに接
続する状態（Ａ−Ｃ）に切換える。ここでスイッチＳＷ
４の接点Ｃは前述したように受信回路１１の出力が直接
加えられているので、スイッチＳＷ４の接点Ａにはデー
タ列長データＤＬＫの次のデータ列長データＤＬ　（ｋ
＋１）が現われる。

このデータＤＬ　（ｋ＋１）は送信回路２７に加えられ
、上述した副フレームスタートコードに続いて出力され
る。このようにしてこのノードのデータ列長データＤＬ
Ｋが抜き取られた信号が送信回路２７から出力されるこ
とになる（第１２図（ｂ））。

データ変換回路２０から副フレームストップコードが出
力されるとこの副フレームストップコードは副フレーム
ストップコード検出回路３０で検出され、出力側副フレ
ームストップコード検出出力が発生される（第１２図（
ｒ））。この出力側副フレームストップコード検出出力
は制御回路２２に加えられる。制御回路２２はこれによ
りスイッチＳＷ４を初期状態である状態（Ａ−Ｂ）に切
換える。

なお、第９図に示した構成において、副フレームスター
トコード検出回路２つを設けずに、副フレームスタート
コード検出回路２８から出力される入力端副フレームス
タートコード検出出力をそれぞれ所定ビット（データ列
長データのビット数）だけ遅延した信号に副フレームス
タートコード検出回路２９の出力と等価な信号を形成す
るようにしてもよい。

第１４図は副フレーム構成の信号を用いて各ノードのデ
ータ列長データを設定する他の実施例のノード構成を示
したものである。この実施例で用いるノード１０は第９
図で示したノードにスイッチＳＷ５、副フ「−ムフレー
ムカウンタ３１、ノード番地設定回路３２、比較回路３
３を付加するとともに受信回路１１からスイッチＳＷ４
の接点Ｃに至る配線を削除することによって構成される
。

ここで、副フレームフレームカウンタ３１はスイッチＳ
Ｗ５を介して受信回路１２に接続され、スイッチＳＷ５
がオンされていることを条件に副フレームのフレームを
計数するものである。またノード番地設定回路３２には
このノードのアドレスであるノード番地が設定されてい
る。この実施例ではノード番地設定回路３２に設定され
ているノード番地と副フレームフレームカウンタ３１の
計数値を比較回路で比較することにより副フレーム構成
の信号から自己のノードのデータ列長データを検索し、
この検索したデータ列長データをデータ列長設定回路１
４に読込むことによりデータ列長を設定する。このデー
タ列長設定動作を第１５図に示したタイミングチャート
を参照して説明する。

この実施例において、受信回路１２に入力される副フレ
ーム構成の入力信号は第１５図（ａ）に示すようになっ
ている。この信号は第１３図で示した初段のノード１０
−１に加えられる信号と同じである。ただし、この実施
例においては各ノードにおいて各ノードのデータ列長デ
ータの抜き取りは行われないので各ノードに対して同一
の信号が入力される。各ノードにおいてはこの信号の中
から自己のノードに対応するデータ列長データを検索し
、この検索したデータ列長データをデータ列長設定回路
１４に読込む。いま、このノード１゜のノード番号が「
３」であるとする。この場合、ノード番地設定回路３２
は「３」が設定されている。副フレーム構成の入力信号
（第１５図（ａ））を入力し、受信回路１１から副フレ
ームスタートコードが出力されると、この副フレームス
タートコードは副フレームスタートコード検出回路２８
で検出され、入力側副フレームスタートコード検出出力
が発生される。これにより制御回路２２はＳＷ５をオン
にする（第１５図（ｋ））。スイッチＳＷ５がオンにさ
れると副フレームフレームカウンタ３１は副フレームの
フレーム数を計数する動作を開始する。副フレームフレ
ームカウンタ３１は初期値が「１」に設定されており、
データ列長データＤＬ２の前端でその計数値が「２」に
なり、データ列長データＤＬ３の前端でその計数値が「
３」になる。したがって、比較回路３３からはデータ列
長データＤＬ３の前端で一致出力が発生される（第１５
図（ｇ））。この比較回路３３の出力は制御回路２２に
加えられる。制御回路２２はこれによりスイッチＳＷ５
をオフにするとともにスイッチＳＷＩをオンにする（第
１５図（ｈ））。スイッチＳＷ１がオンにされるとデー
タ列長設定回路１４によるデータ列長データＤＬ３の読
込みが開始され、これによりデータ列長設定回路１４に
データ列長データＤＬ３が設定される。データ列長設定
回路１４からデータ列長データ読込完了信号が出力され
ると（第１５図（ｄ））、これによりスイッチｓｗ１は
オフになる。なお、この副フレーム構成の信号の受信時
において、データ変換回路２ｏはこの副フレーム構成の
信号をそのまま通過させ、またスイッチＳＷ４は状態（
Ａ−Ｂ）に固定されている。

また、この第１４図に示す構成において、主フレーム構
成の入力信号が加えられた場合の動作は第１０図、第１
１図のタイミングチャートで示したものと同一である。

なお、ノード番地設定回路３２に対するノード番号の設
定は各ノードに設けられた所定のスイッチ操作により設
定してもよいし、メインコントローラ１００から送出さ
れる図示しない副フレーム構成の信号を送出し、この副
フレーム構成の信号の受信により設定するようにしても
よい。

第１６図は入力信号として第１７図（ａ）のに示すよう
なフレーム構成をとった場合の他の実施例を示したもの
である。この実施例では第１７図（ａ）に示すように入
力データスタートコードと出力データスタートコードの
２つのスタートコードを用い、センサ群１からのデータ
を付加するデータ領域である入力データとアクチュエー
タ群２へのデータを抜き取るデータ領域である出力デー
タとを別々のフレームに割当てるフレーム構成の信号を
用いて構成される。ここで入力データスタートコードの
後に挿入されるデータ列長データは入力データのデータ
列長Ｌ　（１）ビットと出力データのデータ列長Ｌ　（
ｏ）ビットの和に対応したデータ列長を表わしている。

第１６図に示すこの実施例のノード構成は第４図に示し
たノード１０の構成において、スタートコード検出回路
１２の代りに入力データスタートコード検出回路１２ａ
と出力データスタートコード検出回路１２ｂとを設け、
スタートコード検出回路２３の代りに入力データスター
トコード検出回路２３ａと出力データスタートコード検
出回路２３ｂとを設けることによって構成される。

７この実施例の動作は、入力データに付加されるセンサ
群１からのデータビット長Ｎ　（ｉ）が、出力データか
らアクチュエータ群２への出力のために抜き取られるデ
ータのビット長ｇ（０）より大きい場合Ω（１）〉Ω（
０）が第１７図にタイミングチャートで示され、ｆｌ　
（１）　＜ｆ）　（ｏ）の場合が第１８図にタイミング
チャートで示される。ここで第１７図に示すタイミング
チャートは第５図に示すデータが出力データスタートコ
ードを挾んで入力データと出力データに分割されている
こと、およびデータ変換回路２０で入力信号がｇ（０）
ビット遅延される点を除けば第５図に示したものと同一
である。同様に第１．８図に示すタイミングチャートは
第５図に示すデータが出力データスタートコードを挾ん
で入力データと出力データに分割されている点を除けば
第６図に示したものと同一である。

なお、第１７図、第１８図において、スイッチＳＷ２は
入力データの前端からストップコードの後端までの間オ
ンとなり、データ列長カウンタ１５はこの間データ列長
を計数しているが、出力デーヤスタートコードとストッ
プコードのビット長は既知であるので、結果データ列長
カウンタ１５は入力データのデータ列長Ｌ　（ｉ）と出
力データのデータ列長Ｌ　（ｏ）の和のデータ列長を計
数していることになる。この実施例においては入力デー
タスタートコードの次に入力されるデータ列長データの
示すデータ列長が実際に計数した入力データと入力デー
タの和のデータ列長に一致するか否かによってデータ列
長異常を検出する。

なお、第１６図に示した構成において、スタートコード
検出回路２３ａ、２３ｂおよびストップコード検出回路
２４を設けずに、スタートコード検出回路１２ａから出
力される入力側入力データスタートコード検出出力、ス
タートコード検出回路１２ｂから出力される入力側出力
データスタートコード検出出力およびストップコード検
出回路１３から出力される入力側ストップコード検出出
力をそれぞれ所定ビット（データ変換回路で遅延される
ビット数）だけ遅延した信号により上述したスタートコ
ード検出回路２３およびストップコード検出回路２４の
声力と等価な信号を形成するようにしてもよい。

第１９図、第２０図は入力信号として第１９図（ａ）に
示すようなフレーム構成の信号を用いた場合の他の実施
例の動作ｊＪ　（ｉ）　＞Ω（ｏ）およびｇ（ｉ）　＜
ＩＩ　（ｏ）の場合について示している。この場合デー
タ列長データは出力データのデータ列長しく０）にのみ
対応している。この実施例ではデータ列長データの示す
データ列長が実際に計数した出力データのデータ列長と
一致するか否かによってデータ列長異常を検出する。こ
の実施例の場合出力データスタートコード検出回路１２
ｂから出力される入力側出力データスタートコード検出
出力（第１９図（ｅ）または第２０図（ｅ））が生じて
からデータ列長設定回路１４からデータ列長データ読込
完了信号（第１９図（ｇ）または題２０図（ｇ））が発
生されるまでスイッチＳＷ１をオン（第１９図（Ｎ）ま
たは第２０図（ｇ））にすることによってデータ列長デ
ータをデータ列長データ設定回路１４に読込み、上記デ
ータ列長データをデータ列長データ設定回路１４に読込
み、上記データ列長データ読込完了信号の発生時点から
ストップコード検出回路１３でストップコードが検出さ
れる（第１９図（ｅ）または第２０図（ｅ））までの間
スイッチＳＷ２をオンにしく第１９図（Ｉｌｌ）または
第２０図（＋））この間データ列長カウンタ１５を動作
させて出力データ列長Ｌ（０〉を計数するように構成さ
れている。

また、スイッチＳＷ４は出力データスタートコード検出
回路２４から出力される出力側出力データスタートコー
ド検出出力（第１９図（ｒ）または第２０図（ｒ））１
．：　ヨリ状態（Ａ−Ｂ）　カラ（Ａ−Ｃ）に切換えら
れ、出力側出力データスタートコード検出出力発生から
データ列長データのビット長（例えば８ビツト）経過し
た後状態（Ａ−Ｃ）から状態（Ａ−Ｂ）に切換えられ、
ストップコード検出回路２４から出力される出力側スト
ップコード検出出力（第１９図（ｉ）または第２０図（
１））により状態（Ａ−Ｂ）から状態（Ａ−Ｄ）に切換
えられる。このあとの動作は第５図、第６図に示したも
のと同一である。

なお、第１９図、第２０図においては出力データのデー
タ列長異常のみ検出するように構成したが、同様に入力
データのデータ列長異常のみを検出するようにも構成で
きる。この場合は例えば第１７図（ａ）に示すようなフ
レーム構成の信号を用い、データ列長データを入力デー
タのデータ列長のみを示すように設定し、スイッチＳＷ
２をデータ列長データ読込完了信号の発生時点から出力
データスタートコード検出時点までオンにし、この間デ
ータ列長カウンタ１５を動作させて入力データのデータ
列長のみを計数するように構成すればよい。

第２１図は第２２図（ａ）に示すようなフレーム構成の
信号を用いて構成した場合の他の実施例のノード構成を
示すものである。この場合、第２２図（ａ）に示すよう
に入力データデータ列長データと出力データデータ列長
データの２つのデータ列長データを導入し、これによっ
て入力データと出力データのデータ列長異常を別々にチ
エツクできるように構成している。

この第２１図の構成においては第１６図に示したデータ
列長設定回路１４の代りに入力データデータ列長設定回
路１４ａと出力データデータ列長設定回路１４ｂ１デー
タ列長カウンタ１５の代りに入力データデータ列長カウ
ンタ１５ａと出力データデータ列長カウンタ１５ｂ１デ
ータ列長正誤判定回路１６の代りに入力データデータ列
長正誤判定回路１６ａと出力データデータ列長正誤判定
回路１６ｂを設けることによって構成される。また出力
データデータ列長設定回路１４ｂの入力側にはスイッチ
ＳＷ６が設けられ、出力データデータ列長カウンタ１５
ｂの入力側にはスイッチＳＷ７が設けられる。

この第２１図に示した実施例の動作が第２２図、第２３
図に示される。ここで第２２図は付加するデータのデー
タ列長ｇ（１）が抜き取るデータのデータ列長Ｄ　（ｏ
）よりも大きい場合（Ｎ　（ｉ）　＞Ｄ　（ｏ））を示
し、第２３図は０　（１）　＜Ｄ　（ｏ）の場合を示す
。

この実施例においてスイッチＳＷ１は入力データスター
トコード検出回路１２ａから出力される入力側入力デー
タスタートコード検出出力の発生してから（第２２図（
Ｃ）または第２３図（Ｃ））入力データデータ列長設定
回路１４ａから入力データデータ列長データ読込完了信
号が出力されるまで（第２２図（ｇ）または第２３図（
ｇ））の間オンになり（第２２図（ＩＩ）または第２３
図（＋＋））、入力データデータ列長設定回路１４ａへ
の入力データデータ列長データの読込動作が行われ、ま
たスイッチＳＷ６は出力データスタートコード検出回路
１２ｂから入力側出力データスタートコード検出出力が
発生してから（第２２図（ｅ）または第２３図（ｅ））
出力データデータ列長設定回路１４ｂから出力データデ
ータ列長データ読込完了信号が出力されるまで（第ブ２
図（ｈ）または第２３図（ｈ））の間オンになり（第２
２図（ｇ）または第２３図（ｇ））、出力データデータ
列長設定回路１４ｂへの出力データデータ列長データの
読込動作が行われ、スイッチＳＷ２は入力データデータ
列長読込完了信号の発生から出力データスタートコード
険出回路１２ｂから入力側出力データスタートコード検
出出力が発生するまで（第２２図（ｅ）または第２３図
（ｅ））の間オンになり（第２２図（ｎ）または第２３
図（ｎ））、この間入力データデータ列長カウンタ１５
ａを動作させて入力データのデー′夕副長を計数する。

スイッチＳＷ７出力データデータ列長読込完了信号の発
生を（第２２図（ｈ）または第２２図（ｈ））からスト
ップコード検出回路１３から入力側ストップコード検出
出力が発生するまで（第２２図（１）または第２３図（
１））の間オンになり（第２２図（ｒ）または第２３図
（ｒ））、この間出力データデータ列長カウンタ１５ｂ
を動作させ出力データのデータ列長を計数する。

入力データデータ列長正誤判定回路１６ａは入力データ
データ列長設定回路１４ａと入力データデータ列長カウ
ンタ１５ａの出力を比較し、両者が一致しないと入力デ
ータデータ列長異常として検出する。また出力データデ
ータ列長正誤判定回路１６ｂは出力データデータ列長設
定回路１４ｂと出力データデータ列長カウンタ１５ｂの
出力を比較し、両者が一致しないと出力データデータ列
長異常として検出する。

入力データデータ列長正誤判定回路１６ａで入力データ
データ列長異常が検出された場合、または出力データデ
ータ列長正誤判定回路１６ｂで出力データデータ列長異
常が検出された場合、またはエラーチェックコード検査
回路１７で符号誤りが検出された場合、またはエラーコ
ード検出回路１８でエラーコードが検出された場合はオ
ア回路ＯＲの出力はハイレベルとなり、この場合、スイ
ッチＳＷＯはエラーコード検出回路側に切換り出力信号
にエラーコードが付加される。その他の動作は第１６図
に示したものと同一である。

第２４図は主フレーム構成の信号とは別の副フレーム構
成の信号により各ノードに対して入力データデータ列長
データおよび出力データデータ列長データを配布するよ
うにした他の実施例を示したものである。この実施例は
主フレーム構成の信号から入力データデータ列長データ
および出力データデータ列長データが除かれていること
、データ列長データ変換回路１９を除き、受信回路１１
の出力をスイッチＳＷ４の接点Ｃに直接接続したこと、
第２７図（ａ）に示すような副フレーム構成の信号によ
り入力データデータ列長データおよび出力データデータ
列長データを各ノードに配布する点を除けば第２１図に
示したものと同様である。

第２４図に示す構成は第２１図に示す構成に副フレーム
スタートコード検出回路２８、副フレームスタートコー
ド検出回路２９、副フレームストップコード検出回路３
０を設けることによって構成される。

第２５図、第２６図はこの実施例において主フレーム構
成の信号が入力された場合各ノードの動作を示すタイミ
ングチャートであり、第２５図は入力データ領域に付加
するデータのデータ列長ｇ（１）が出力データから領域
抜き取るデータのデータ列長ｆｌ　（ｏ）より大きい場
合を示し、第２６図は入力データに付加するデータのデ
ータ列長ｆｌ　（ｉ）が出力データより小さい場合を示
す。この第２５図、第２６図に示すタイミングチャート
は入力データデータ列長データおよび出力データデータ
列長データの処理は除けば第２２図、第２３図に示した
ものと基本的に同一である。すなわち、第２５図、第２
６図においては入力信号に入力データデータ列長データ
および出力データデータ列長データを含んでいないので
スイッチＳＷＩおよびスイッチＳＷ６はオフしたままで
あり（第２５図（ｋ）　、　（ｏ）または第２６図（ｋ
）　、（ｏ））、入力データデータ列長設定回路１４ａ
への入力データデータ列長データの読込みおよび出力デ
ータデータ列長設定回路１４ｂへの出力データデータ列
長データの読込みは行わない。

またスイッチＳＷ２は入力データスタートコード検出回
路１２ａから入力側入力データスタートコード検出出力
（第２５図（ｃ）または第２６図（Ｃ））が発生してか
ら出力データスタートコード検出回路１２ｂから入力端
出力データスタートコード検出出力（第２５図（ｅ）ま
たは第２６図（０））が発生されるまでオンになり、入
力データデータ列長カウンタ１５ａで入力データデータ
列長の計数が行われ、スイッチＳＷ７は上記入力端出力
データスタートコード検出出力が発生されてからストッ
プコード検出回路１３から入力側ストップコード検出出
力（第２５図（ｇ）または第２６図（ｇ））が発生され
るまでオンになり、出力データデータ列長カウンタ１５
ｂで出力データデータ列長の計数が行われる。またスイ
ッチＳＷ４は状態（Ａ−Ｃ）への切換えは行わない。

第２７図はこの実施例において第２７図（ａ）に示すよ
うな副フレーム構成の信号が入力された場合の各ノード
の動作を示したものである。この副フレーム構成の信号
に対する動作第１２図、第１３図で説明したものと基本
的には同一である。ただし、この場合は第２７図（ａ）
に示すように副フレーム構成の信号は各ノードに対して
２つのデータ列長データ、すなわち入力データデータ列
長データおよび出力データデータ列長データを含んでい
るので、各データ列長データの読込み動作が第１２図、
第１３図と異なる。すなわち、第２７図においては、副
フレームスタートコード検出回路２８から入力側副フレ
ームスタートコード検出出力（第２７図（Ｃ））が出力
されてから入力データデータ列長設定回路１４ａから入
力データデータ列長データ読込完了信号（第２７図（ｄ
））が発生されるまでスイッチＳＷＩはオンになり、こ
れにより、副フレーム構成の入力信号（第２７図（ａ）
）からこのノードに対応する入力データデータ列長デー
タＤ　Ｌ　Ｋ　（１）が入力データデータ列長設定回路
１４ａに読込まれる。また上記入力データデータ列長デ
ータ読込完了信号が発生してから出力データデータ列長
設定回路から出力データデータ列長読込完了信号（第２
７図（ｅ））が発生されるまでスイッチＳＷ７はオンに
なり、これにより副フレーム構成の入力信号（第２７図
（ａ））からこのノードに対応する出力データデータ列
長データＤ　Ｌ　Ｋ　（ｏ）が出力データデータ列長設
定回路１４ｂに読込まれる。また、この場合データ変換
回路２０は入力された副フレーム構成の入力信号（第２
７図（ａ））を自己のノードに対応するデータ列長デー
タの長さ、すなわち入力データデータ列長データと出力
データデータ列長データの和のデータ列長に対応するビ
ット数だけ遅延して出力するように構成されており、ス
イッチＳＷ４は副フレームスタートコード検出回路２９
から出力される出力側副フレームスタートコード検出出
力により状態（Ａ−Ｂ）から状態（Ａ−Ｃ）に切換わり
、副フレームストップコード検出回路３０から出力され
る出力側副フレームストップコード検出出力により状態
（Ａ−Ｃ）から初期状態の状態（Ａ−Ｂ）に切換わる。

第２８図は副フレーム構成の信号により各ノードに対し
て入力データデータ列長データおよび出力データデータ
列長データを配布するようにした更に他の実施例を示し
たものである。この実施例においては各ノードのノード
番地をノード番地設定回路３２に設定し、このノード番
地を用いて副フレーム構成の入力信号（第２９図（ａ）
）から各ノードに対応する入力データデータ列長データ
および出力データデータ列長データを各ノードに読込む
ように構成されている。

この実施例において主フレーム構成の入力信号が加えら
れた場合の各ノードめ動作は第２５図、第２６図にタイ
ミングチャートで示したものと同一である。

第２９図はこの実施例において副フレーム構成の入力信
号が加えられた場合の各ノードの動作を示したものであ
る。この副フレーム構成の入力信号に対する動作は第１
５図のタイミングチャートで説明したものと基本的に同
一である。ただし、この実施例の場合入力データデータ
列長データと出力データデータ列長データの２つのデー
タ列長データを用いているため副フレームフレームカウ
ンタ３１の動作と入力データデータ列長設定回路１４ａ
および出力データデータ列長設定回路１４ｂの動作に関
して第１５図の場合と異なる。すなわち副フレームスタ
ートコード検出回路２８から入力側副フレームスタート
コード検出出力（第２９図（Ｃ））が発生されるとスイ
ッチＳＷ５　（第２９図（ｊ））がオンになり副フレー
ムフレームカウンタ３１が動作を開始するが、この実施
例の場合入力データデータ列長データと出力データデー
タ列長データの２つのデータ列長データが各ノードに対
して設定されているので、副フレームフレームカウンタ
３１は２つのフレーム、すなわち入力データデータ列長
データが割当てられているフレームと出力データデータ
列長データが割当てられているフレームの検出により１
カウントアツプするように構成されている。この場合第
２８図に示すノード１０は第３番目のノードに対応して
おり、ノード番地設定回路３２は「３」に対応するデー
タが設定されている。したがって比較回路３３からは３
番目のノードに対応する入力データデータ列長データが
入力されるタイミングで一致信号（第２９図（ｈ））が
生じ、これによりＳＷ５がオフになるとともにスイッチ
ＳＷ１がオンになる。このスイッチＳＷＩは入力データ
データ列長設定回路１４ａから入力データデータ列長デ
ータ読込完了信号（第２９図（ｄ））が発生されるまで
オン状態を続け、これにより副フレーム構成の入力信号
（第２９図（ａ））から入力データデータ列長設定回路
１４ａにこのノード１０に対応する入力データデータ列
長データＤ　Ｌ　３　（１）が読込まれる。また、スイ
ッチＳＷ６は上記入力データデータ列長データ読込完了
信号が発生してから出力データデータ列長設定回路１４
ｂから出力データデータ列長データ読込完了信号（第２
９図（ｅ））が発生されるまでオンとなり、これにより
このノード１０に対応する出力データデータ列長データ
Ｄ　Ｌ　３　（ｏ）が入力信号（第２９図（ａ））から
出力データデータ列長設定回路１４ｂに読込まれる。

ところで、上述した実施例においてはスタートコードお
よびストップコードと各ノードで入力また出力するデー
タ領域のデータとの識別を容易にするためにデータ領域
のデータに対して所定の符号化を施すか、所定ビット毎
に「０」を挿入する構成を採用しているとして説明した
。しかし、このようにした場合データ領域のデータ列長
が長くなり伝送効率が低下するという問題が生じる。例
えば「０」を「０１」、「１」を「１０」と符号化する
構成を考えると、データ領域のデータ列長の長さはこの
符号化を施さない場合の２倍となる。

そこで、第３０図に示した実施例においては各ノードに
データ列長データが与えられることを利用してデータ領
域のデータを受信している間はスイッチ５ＷＯＩ、５Ｗ
Ｏ２をオフにして特殊コード検出回路、すなわち、スタ
ートコード検出回路１２．２３およびストップコード検
出回路１３．２４を不動作とするように構成されている
。これによりデータ領域のデータを特殊コードと検出誤
まる虞はないのでデータ領域のデータに対して特別な符
号化等の処理を行う必要はなくなり、データ列長の副長
化にもとづく伝送効率の低下を防止することができる。

第３１図、第３２図にこのように構成にした場合のスイ
ッチ５Ｗ０１．５Ｗ０２の動作をタイミングチャートで
示したものであり、第３１はデータ領域に付加するデー
タのデータ列長Ｎ　（１）がデータ領域から抜き取るデ
ータのデータ列長Ω（０）より長い場合を示し、第３２
図はデータ領域に付加するデータのデータ列長Ｎ　（１
）がデータ領域から抜き取るデータのデータ列長Ｄ　（
ｏ）より短い場合を示している。スイッチ５ＷＯＩは入
力信号（第３１図（ａ）または第３２図（ａ））スター
トコードの検出からデータ領域の後端までオフとなり（
第３１図（ｅ）または第３２図（Ｃ））、この間スター
トコード検出回路１２およびストップコード検出回路１
３は不動作となり、またスイッチ５ＷＯ２は出力信号（
第３１図（ｂ）または第３２図（ｂ））のスタートコー
ド検出からデータ領域の後端までオフとなり（第３１図
（ｄ）および第３２図（ｄ））、この間スタートコード
検出回路２３およびストップコード検出回路２４は不動
作となる。他の動作は第４図に示したものと同様である
。

なお、第３０図に示した実施例は第４図に示した構成に
おいて入力信号または出力信号がデータ領域にあるとき
に特殊コ・−ド検出回路であるスタートコード検出回路
およびストップコード検出回路の動作を禁止するように
構成したが、第９図、第１４図、第１６図、第２１図、
第２４図、第２８図においても同様に構成することがで
きる。

〔発明の効果〕

以上説明したようにこの発明によれば、各ノードに対し
て、各ノードに入力されるデータ領域のデータ列長を示
すデータ列長データを与えるとともに実際に入力される
データ領域のデータ列長を計数し、この計数値を与えら
れたデータ列長データ比較することによりデータ列長異
常を検査するようにしたので、これにより各ノードにお
けるビット抜けまたはビット付加などによるデータ列長
異常が生じても、これを確実に検出することができる。

またデータ列長の検出により装置の誤動作暴走等を確実
に防止することができる。またデータ列長データを利用
してデータ領域のデータが入力されている間、スタート
コード、ストップコード等の特殊コードの検出を禁止す
る構成を取ることによりデータ領域のデータを特殊コー
ドと誤検出する誤動作も防止することができる。

【図面の簡単な説明】

第１図はこの発明に係わる直列制御装置の全体構成を示
すブロック図、第２図、第３図はその動作の一例を示す
タイミングチャート、第４図はこの直列制御装置の一実
施例に係わるノードの構成例を示すブロック図、第５図
、第６図、第７図、第８図は第４図に示したノードの動
作を説明するタイミングチャート、第９図はこの直列制
御装置の他の実施例に係わるノードの構成例を示すブロ
ック図、第１０図、第１１図、第１２図、第１３図は第
９図に示したノードの動作を説明するタイミングチャー
ト、第１４図はこの直列制御装置の更に他の実施例に係
わるノードの構成例を示すブロック図、第１５図は第１
４図に示したノードの動作を説明するタイミングチャー
ト、第１６図はこの直列制御装置の更に他の実施例に係
わるノードの構成例を示すブロック図、第１７図、第１
８図、第１９図、第２０図は第１６図に示したノードの
動作を説明するタイミングチャート、第２１図はこの直
列制御装置の更に他の実施例に係わるノードの構成例を
示すブロック図、第２２図、第２３図は次第２１図に示
したノードの動作を説明するタイミングチャート、第２
４図はこの直列制御装置の更に他の実施例に係わるノー
ドの構成例を示すブロック図、第２５図、第２６図、第
２７図は第２４図に示したノードの動作を説明するタイ
ミングチャート、第２８図はこの直列制御装置の更に他
の実施例に係わるノードの構成例を示すブロック図、第
２９図は第２８図に示したノードの動作を説明するタイ
ミングチャート、第３０図はこの直列制御装置の更に他
の実施例に係わるノードの構成例を示すブロック図、第
３１図、第３２図は第３０図に示したノードの動作を説
明するタイミングチャートである。 １．１−１〜１−ｎ・・・センサ群、２．２−１〜２−
ｎ・・・アクチュエータ群、１０．１０−１〜１０−ｎ
・・・ノード、１００・・・メインコントローラ。

Claims (1)

1. 【特許請求の範囲】 （１）複数のノードを直列に接続するとともに、各ノー
   ドに１乃至複数の端末を接続し、 各ノードは、前段のノードからの信号を、自己のノード
   に接続される端末から入力される信号または該端末へ出
   力する信号に基づいて加工して後段のノードに送出する
   直列制御装置において、前記前段のノードからの信号は
   、該信号に含まれるデータの列長を示すデータ列長デー
   タを含み、前記各ノードは、 前記前段のノードからの信号に含まれるデータのデータ
   列長を計数する計数手段と、 この計数手段の計数値と前記データ列長データとを比較
   し、この計数手段の計数値が前記データ列長データの示
   すデータ列長と一致しない場合はエラー信号を発生する
   比較手段と、 前記前段からの信号に含まれるデータ列長データを自己
   のノードから出力されるデータのデータ列長に対応する
   データ列長データに変換し、この変換したデータ列長デ
   ータを後段のノードに送出する信号に含めて送出するデ
   ータ列長データ変換手段と を具えた直列制御装置。 （２）前段のノードからの信号は、スタートコード、前
   段のノードから送出されるデータの列長を示すデータ列
   長データ、前段のノードから送出されるデータ、ストッ
   プコードを順次配列したシリアル信号を含む請求項（１
   ）記載の列長制御装置。 （３）計数手段は、スタートコードの検出後データ列長
   データのデータ列長に対応する時間だけ経過後計数動作
   を開始し、ストップコードの検出により該計数動作を終
   了する請求項（２）記載の直列制御装置。 （４）比較手段は、 スタートコードの検出により前段のノードからの信号に
   含まれるデータ列長データを読込むことによりデータ列
   長を設定するデータ列長設定回路と、 このデータ列長設定回路に設定されたデータ列長と計数
   手段の出力とを比較する比較回路とを具える請求項（２
   ）記載の直列制御装置。 （５）データ列長データ変換手段は、前段からの信号に
   含まれるデータ列長データの示すデータ列長に、自己の
   ノードで付加したデータのデータ列長を加算して後段の
   ノードに送出するデータ列長を形成する加算手段を含む
   請求項（１）記載の直列制御装置。 （６）データ列長データ変換手段は、前段からの信号に
   含まれるデータ列長データの示すデータ列長に自己のノ
   ードで削除したデータのデータ列長を減算して後段のノ
   ードに送出するデータ列長を形成する減算手段を含む請
   求項（１）記載の直列制御装置。 （７）データ列長データ変換手段は、前段からの信号に
   含まれるデータ列長データの示すデータ列長に、自己の
   ノードで付加したデータのデータ列長を加算するととも
   に自己のノードで削除したデータのデータ長を減算して
   後段のノードに送出するデータ列長を形成する加減算手
   段を含む請求項（１）記載の直列制御装置。 （８）前段のノードからの信号は、データ領域を含み、
   各ノードは、自己のノードに接続された端末からのデー
   タを前記データ領域の前端に付加する請求項（１）記載
   の直列制御装置。 （９）前段のノードからの信号は、データ領域を含み、
   各ノードは、自己のノードに接続された端末からのデー
   タを前記データ領域の後端に付加する請求項（１）記載
   の直列制御装置。 （１０）前段のノードからの信号は、データ領域を含む
   とともに該データ領域の後端に自己のノードに接続され
   た端末へのデータを含み、 各ノードは、自己のノードに接続された端末へのデータ
   を前記データ領域の後端から削除する請求項（１）記載
   の直列制御装置。 （１１）前段のノードからの信号は、データ領域を含む
   とともに該データ領域の前端に自己のノードに接続され
   た端末へのデータを含み、 各ノードは、自己のノードに接続された端末へのデータ
   を前記データ領域の前端から削除する請求項（１）記載
   の直列制御装置。 （１２）前段のノードからの信号は、データ領域を含む
   とともに該データ領域の後端に自己のノードに接続され
   た端末へのデータを含み、 各ノードは、自己のノードに接続された端末からのデー
   タを前記データ領域の前端に付加し、自己のノードに接
   続された端末へのデータを前記データ領域の後端から削
   除する請求項（１）記載の直列制御装置。 （１３）前段のノードからの信号は、データ領域を含む
   とともに該データ領域の前端に自己のノードに接続され
   た端末へのデータを含み、 各ノードは、自己のノードに接続された端末へのデータ
   を前記データ領域の前端から削除し、自己のノードに接
   続された端末からのデータを前記領域の後端に付加する
   請求項（１）記載の直列制御装置。 （１４）前段のノードから送出されるデータ領域の各デ
   ータは、スタートコード、ストップコードとの識別を容
   易にするためにそれぞれ複数ビットに符号化される請求
   項（２）記載の直列制御装置。 （１５）前段のノードから送出されるデータ領域の各デ
   ータは、スタートコード、ストップコードとの識別を容
   易にするために所定数のビット毎に「０」が挿入される
   請求項（２）記載の直列制御装置。 （１６）比較手段からエラー信号が発生された場合は、
   このエラー信号発生を示すエラーコードを後段のノード
   に送出する信号に付加して送出するエラーコード付加手
   段を更に具えた請求項（１）記載の直列制御装置。 （１７）比較手段からエラー信号が発生された場合は自
   己のノードに接続された端末への信号の送出を禁止する
   手段 を更に具えた請求項（１）記載の直列制御装置。 （１８）前段のノードからの信号は、スタートコード、
   前段のノードから送出されるデータのデータ列長を示す
   データ列長データ、前段のノードから送出されるデータ
   、ストップコード、前段のノードから送出されるデータ
   のデータ誤りを検出するためのエラーチェックコード、
   前段からエラーコードが送出されている場合はこのエラ
   ーコードを順次配列したシルアル信号を含む請求項（１
   ）記載の直列制御装置。 （１９）前段のノードから送出されるエラーチェックコ
   ードを検出することにより、前段のノードから送出され
   るデータのデータ誤りを検出し、データ誤りがある場合
   はエラー信号を発生するエラーチェックコード検査手段
   を更に具えた請求項（１８）記載の直列制御装置。 （２０）比較手段からエラー信号が発生されている場合
   、エラーチェックコード検査手段からエラー信号が発生
   されている場合、前段のノードからエラーコードが送出
   されている場合のいずれかの場合は、後段のノードに送
   出する信号にエラーコードを付加するエラーコード付加
   手段を更に具え請求項（１９）記載の直列制御装置。 （２１）複数のノードはメインコントローラを含んで閉
   ループ状に接続される請求項（１）記載の直列制御装置
   。 （２２）複数のノードはメインコントローラを含んで開
   ループ状に接続される請求項（１）記載の直列制御装置
   。 （２３）端末はセンサを含む請求項（１）記載の直列制
   御装置。 （２４）端末はアクチュエータを含む請求項（１）記載
   の直列制御装置。 （２５）端末はセンサおよびアクチュエータを含む請求
   項（１）記載の直列制御装置。 （２６）前段のノードからの信号は、入力データスター
   トコード、データ列長データ、入力データ、出力データ
   スタートコード、出力データ、ストップコードを順次配
   列したシリアル信号を含み、前記入力データは端末から
   入力されるデータに対応し、前記出力データは端末へ出
   力されるデータに対応し、前記データ列長データは前記
   入力データのデータ列長と前記出力データのデータ列長
   の和のデータ列長に対応する請求項（１）記載の直列制
   御装置。 （２７）計数手段は、データ列長データの読込み完了を
   示す読込み完了信号により計数動作を開始し、ストップ
   コードの検出により該計数動作を終了する請求項（２６
   ）記載の直列制御装置。 （２８）計数手段は、入力データスタートコードの検出
   後データ列長データのデータ列長に対応する時間だけ経
   過後計数動作を開始し、ストップコードの検出により該
   計数動作を終了する請求項（２６）記載の直列制御装置
   。 （２９）比較手段は、 入力データスタートコードの検出により前段のノードか
   らの信号に含まれるデータ列長データを読込むことによ
   りデータ列長を設定するデータ列長設定回路と、 このデータ列長設定回路に設定されたデータ列長と計数
   手段の出力とを比較する比較回路とを具える請求項（２
   ６）記載の直列制御装置。 （３０）データ列長データ変換手段は、前段からの信号
   に含まれるデータ列長データの示すデータ列長に、自己
   のノードで入力データに付加したデータのデータ列長を
   加算するとともに自己のノードで出力データから削除し
   たデータのデータ列長を減算して後段のノードに送出す
   るデータ列長を形成する加減算手段を含む請求項（２６
   ）記載の直列制御装置。 （３１）前段のノードからの信号は、入力データスター
   トコード、入力データ、出力データスタートコード、デ
   ータ列長データ、出力データ、ストップコードを順次配
   列したシリアル信号を含み、前記入力データは端末から
   入力されるデータに対応し、前記出力データは端末へ出
   力されるデータに対応し、前記データ列長データは前記
   出力データのデータ列長に対応する請求項（１）記載の
   直列制御装置。 （３２）計数手段は、出力データスタートコードの検出
   後データ列長データのデータ列長に対応する時間だけ経
   過後計数動作を開始し、ストップコードの検出により該
   計数動作を終了する請求項（３１）記載の直列制御装置
   。 （３３）比較手段は、 出力データスタートコードの検出により前段のノードか
   らの信号に含まれるデータ列長データを読込むことによ
   りデータ列長を設定するデータ列長設定回路と、 このデータ列長設定回路に設定されたデータ列長と計数
   手段の出力とを比較する比較回路とを具える請求項（３
   １）記載の直列制御装置。 （３４）データ列長データ変換手段は、前段からの信号
   に含まれるデータ列長データの示すデータ列長に自己の
   ノードで出力データから削除したデータのデータ列長を
   減算して後段のノードに送出するデータ列長を形成する
   減算手段を含む請求項（３１）記載の直列制御装置。 （３５）前段のノードからの信号は、入力データスター
   トコード、入力データデータ列長データ、入力データ、
   出力データスタートコード、出力データデータ列長デー
   タ、出力データ、ストップコードを順次配列したシルア
   ル信号を含み、前記入力データは端末から入力されるデ
   ータに対応し、前記出力データは端末へ出力されるデー
   タに対応し、前記入力データデータ列長データは入力デ
   ータのデータ列長に対応し、前記出力データデータ列長
   データは出力データのデータ列長に対応する請求項（１
   ）記載の直列制御装置。 （３８）計数手段は、 入力データデータ列長データの読込完了信号により計数
   動作を開始し、出力データスタートコードの検出により
   該計数動作を終了する第１の計数手段と、 出力データデータ列長データの読込完了信号により計数
   動作を開始し、ストップコードの検出により該計数動作
   を終了する第２の計数手段とを具える請求項（３５）記
   載の直列制御装置。 （３７）比較手段は、 入力データスタートコードの検出により前段のノードか
   らの信号に含まれる入力データデータ列長データを読込
   むことにより入力データデータ列長を設定する第１のデ
   ータ列長設定回路と、出力データスタートコードの検出
   により前段のノードからの信号に含まれる出力データ列
   長データを読込むことにより出力データデータ列長を設
   定する第２のデータ列長設定回路と、 前記第１のデータ列長設定回路に設定された入力データ
   データ列長と第１の計数手段の計数値とを比較する第１
   の比較回路と、 前記第２のデータ列長設定回路に設定されたデータ列長
   と第２の計数手段の計数値とを比較する第２の比較回路
   と を具える請求項（３５）記載の直列制御装置。 （３８）直列接続された複数のノードをメインコントロ
   ーラに接続するとともに、各ノードに１乃至複数の端末
   を接続し、 各ノードは、前段のノードからの信号を、自己のノード
   に接続される端末から入力される信号または該端末へ出
   力する信号に基づいて加工して後段のノードに送出する
   直列制御装置において、前記メインコントローラから各
   ノードに対して各ノードから出力されるデータのデータ
   列長に対応するデータ列長データを配布する配布手段と
   、前記各ノードに設けられ、前段のノードからの信号に
   含まれるデータのデータ列長を計数する計数手段と、 この計数手段の出力と前記配布手段によって配布された
   データ列長データとを比較し、この計数手段の計数値が
   前記データ列長データの示すデータ列長と一致しない場
   合はエラー信号を発生する比較手段と を具えた直列制御装置。 （３９）配布手段は、副フレームスタートコード、各ノ
   ードから出力されるデータ列長を表わす複数のデータ列
   長データ、副フレームストップコードを順次配列したシ
   リアル信号を含む信号を副フレームとして各ノードに伝
   送する手段を含み、前段のノードからの信号は、スター
   トコード、データ、ストップコードを順次配列したシリ
   アル信号を含む主フレームからなる請求項（３８）記載
   の直列制御装置。 （４０）前段のノードから伝送された副フレームは、デ
   ータ列長データ領域の前端に自己のノードに対応するデ
   ータ列長データを含み、 配布手段は、 各ノードに設けられ、副フレームのスタートコードの検
   出によりデータ列長データ領域の前端のデータ列長デー
   タを読込むことによってデータ列長を設定するデータ列
   長設定回路と、 各ノードに設けられ、副フレームのデータ列長データ領
   域の前端のデータ列長データを削除して後段のノードに
   送出するデータ列長データ処理回路と を具える請求項（３９）記載の直列制御装置。 （４１）配布手段は、 各ノードに設けられ、副フレームのデータ列長データ領
   域から自己のノードに対応するデータ列長データを検出
   する検出手段と、 各ノードに設けられ、この検出手段によって検出された
   データ列長データを読込むことによってデータ列長を設
   定するデータ列長設定手段とを具える請求項（３９）記
   載の直列制御装置。 （４２）検出手段は、 自己のノードに対応するフレーム数を設定するフレーム
   数設定回路と、 副フレームのフレーム数を計数するフレーム数計数回路
   と、 前記フレーム数設定手段の設定フレーム数と前記フレー
   ム数計数手段の計数値とが一致したとき自己のデータ列
   長データとして検出する比較回路と を具える請求項（４１）記載の直列制御装置。 （４３）計数手段は、主フレームのスタートコードの検
   出により計数動作を開始し、ストップコードの検出によ
   り該計数動作を終了する請求項（４０）記載の直列制御
   装置。 （４４）比較手段は、データ列長設定回路に設定された
   データ列長と計数手段の計数値とを比較する比較回路を
   含む請求項（４３）記載の直列制御装置。 （４５）前段のノードから送出されるデータの各データ
   は、スタートコード、ストップコードとの識別を容易に
   するためにそれぞれ複数ビットに符号化される請求項（
   ４０）記載の直列制御装置。 （４６）前段のノードから送出されるデータの各データ
   は、スタートコード、ストップコードとの識別を容易に
   するために所定数ビット毎に「０」を挿入する請求項（
   ４０）記載の直列制御装置。 （４７）比較手段からエラー信号が発生された場合は、
   このエラー信号発生を示すエラーコードを後段のノード
   に送出する信号に付加して送出するエラーコード付加手
   段を更に具えた請求項（３８）記載の直列制御装置。 （４８）比較手段からエラー信号が発生された場合は自
   己のノードに接続された端末への信号の送出を禁止する
   手段 を更に具えた請求項（３８）記載の直列制御装置。 （４９）前段のノードからの信号は、スタートコード、
   前段のノードから送出されるデータ、ストップコード、
   前段のノードから送出されるデータのデータ誤りを検出
   するためのエラーチェックコード、前段からエラーコー
   ドが送出されている場合はこのエラーコードを順次配列
   したシリアル信号を含む主フレームからなる請求項（３
   ８）記載の直列制御装置。 （５０）前段のノードから送出されるエラーチェックコ
   ードを検査することにより、自段のノードで受信された
   データのデータ誤りを検出し、データ誤りがある場合は
   エラー信号を発生するエラーチェックコード検査手段を
   更に具えた請求項（４９）記載の直列制御装置。 （５１）比較手段からエラー信号が発生されている場合
   、エラーチェックコード検査手段からエラー信号が発生
   されている場合、前段のノードからエラーコードが送出
   されている場合のいずれかの場合は、後段のノードに送
   出する信号にエラーコードを付加するエラーコード付加
   手段を更に具えた請求項（５０）記載の直列制御装置。 （５２）前段のノードからの信号は、入力データスター
   トコード、入力データ、出力データスタートコード、出
   力データ、ストップコードを順次配列したシリアル信号
   を含む主フレームからなり、前記入力データは端末から
   入力されるデータに対応し、前記出力データは端末へ出
   力されるデータに対応する請求項（３８）記載の直列制
   御装置。 （５３）配布手段は、 各ノードの入力データのデータ列長と出力データのデー
   タ列長の和のデータ列長を表わすデータ列長データを含
   む副フレームを各ノードに送出する手段と、 各ノードに設けられ、前記副フレームの中から自己のノ
   ードに対応するデータ列長データを読込むことによって
   データ列長を設定するデータ列長設定手段と を具える請求項（５２）記載の直列制御装置。 （５４）計数手段は入力データスタートコードの検出に
   より計数動作を開始し、ストップコードの検出により計
   数動作を終了する請求項（５２）記載の直列制御装置。 （５５）比較手段はデータ列長設定回路に設定されたデ
   ータ列長と計数手段の計数値とを比較する比較回路を含
   む請求項（５４）記載の直列制御装置。 （５６）配布手段は、 各ノードの出力データのデータ列長を表わすデータ列長
   データを含む副フレームを各ノードに送出する手段と、 各ノードに設けられ、前記副フレームの中から自己のノ
   ードに対応するデータ列長データを読込むことによって
   データ列長を設定するデータ列長設定手段と を具える請求項（５２）記載の直列制御装置。 （５７）計数手段は、出力データスタートコードの検出
   により計数動作を開始し、ストップコードの検出により
   計数動作を終了する請求項（５２）記載の直列制御装置
   。 （５８）比較手段はデータ列長設定回路に設定されたデ
   ータ列長と計数手段の計数値とを比較する比較回路を含
   む請求項（５７）記載の直列制御装置。 （５９）配布手段は、 各ノードの入力データのデータ列長を表わす入力データ
   データ列長データおよび出力データのデータ列長を表わ
   す出力データデータ列長データを含む副フレームを各ノ
   ードに送出する手段と、各ノードに設けられ、前記副フ
   レームの中から自己のノードに対応する入力データデー
   タ列長データを読込むことによって入力データデータ列
   長を設定する第１のデータ列長設定手段と、 各ノードに設けられ、前記副フレームの中から自己のノ
   ードに対応する出力データデータ列長データを読込むこ
   とによって出力データデータ列長を設定する第２のデー
   タ列長設定手段とを具える請求項（５２）記載の直列制
   御装置。 （６０）計数手段は、 入力データスタートコードの検出により計数動作を開始
   し、出力データスタートコードの検出により該計数動作
   を終了する第１の計数手段と、出力データスタートコー
   ドの検出により計数動作を開始し、ストップコードの検
   出により該計数動作を終了する第２の計数手段と を具える請求項（５２）記載の直列制御装置。 （６１）比較手段は、 第１のデータ列長設定手段に設定された入力データデー
   タ列長と第１の計数手段の計数値とを比較する第２の比
   較回路と、 第２のデータ列長設定手段に設定された出力データデー
   タ列長と第２の計数手段の計数値とを比較する第２の比
   較回路と を具える請求項（６０）記載の直列制御装置。 （６２）複数のノードを直列に接続するとともに、各ノ
   ードに１乃至複数の端末を接続し、 各ノードは、前段のノードからの信号を、自己のノード
   に接続される端末から入力される信号または該端末へ出
   力する信号に基づいて加工して後段のノードに送出する
   直列制御装置において、前記前段のノードからの信号は
   、スタートコード該信号に含まれるデータの列長を示す
   データ列長データ、ストップコードを含み、 前記各ノードは、 前記スタートコードを検出するスタートコード検出手段
   と、 前記ストップコードを検出するストップコード検出手段
   と、 前記スタートコード検出手段によりスタートコードを検
   出してから前記データ列長データの示すデータ列長に達
   するまでの間前記スタートコード検出手段および前記ス
   トップコード検出手段の検出動作を禁止する禁止手段と を具えた直列制御装置。