JPH01293613A - ディスクリート素子用基板及びその製造方法 - Google Patents

ディスクリート素子用基板及びその製造方法

Info

Publication number
JPH01293613A
JPH01293613A JP88126591A JP12659188A JPH01293613A JP H01293613 A JPH01293613 A JP H01293613A JP 88126591 A JP88126591 A JP 88126591A JP 12659188 A JP12659188 A JP 12659188A JP H01293613 A JPH01293613 A JP H01293613A
Authority
JP
Japan
Prior art keywords
impurity
semiconductor wafer
cut
diffusion layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP88126591A
Other languages
English (en)
Inventor
Tsutomu Sato
勉 佐藤
Koichi Nishimaki
宏一 西巻
Shinichi Endo
遠藤 信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naoetsu Electronics Co Ltd
Original Assignee
Naoetsu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Naoetsu Electronics Co Ltd filed Critical Naoetsu Electronics Co Ltd
Priority to JP88126591A priority Critical patent/JPH01293613A/ja
Publication of JPH01293613A publication Critical patent/JPH01293613A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ディスクリート素子用基板およびその製造方
法に関する。さらに詳しくは、シリコン(SL)単結晶
の円板形等からなる半導体ウェハからなるトランジスタ
、ダイオード等のディスクリート索子(個別素子)用基
板の製造面に係る改良と、そのディスクリート素子用基
板を製造するための方法とに関する。
[従来の技術] 従来、シリコン単結晶の円板形等からなる半導体ウェハ
からなるトランジスタ、ダイオード等のディスクリート
素子用基板の製造手段としては、例えば第6図〜第8図
に示すものが知られている。
この従来のディスクリート素子用基″板の製造手段は、
棒状のシリコン単結晶からなるインゴット等からダイヤ
モンドカッタ等で一定厚み巾に半導体ウェハ1を切断成
形して、まず第6図に示すように半導体ウェハ1を拡散
炉に入れる等してその両面に不純物を拡散して不純物拡
散層2を形成し、その後第7図に示すように研削装置G
等により半導体ウェハ1の片面を研削して不純物の拡散
されていない不純物未拡散層3を形成するものである。
そして、このディスクリート素子用基板は、さらに第8
図に示すように不純物未拡散層3に新たな不純物4、例
えばトランジスタではベース、エミッタ等を形成する新
たな不純物を拡散してからチップ化され実装されること
になる。
[発明が解決しようとする課題] 前述の従来のディスクリート素子用基板の製造手段では
、半導体ウェハ1の両面に不純物拡散層2と不純物未払
数Ii3とを備えなければならないという構造に対応す
るために、′第7図に示すような半導体ウェハ1の片面
の研削を行なうことから、高価なシリコン単結晶をキリ
コとして損失してしまい、また拡散工程によってわざわ
ざ形成した片面の不純物拡散層2がキリコとして除去さ
れてしまうという問題点を有している。
本発明はこのような問題点を解決するためになされたも
のであり、その目的は、シリコン単結晶。
不純物拡散層の損失、除去に伴う無駄を防止することの
できる構造を備えたディスクリート素子用基板と、これ
を製造するためのディスクリート索子用基板の製造方法
とを提供することにある。
[1題を解決するための手段] 前述の目的を達成するため、本発明に係るディスクリー
ト素子用基板およびその製造方法は、次のような手段を
採用する。
即ち、請求項1はディスクリート索子用基板に係り、半
導体ウェハの一面に不純物が拡散された不純物拡散層を
有し、またその他面に新たな不純物を拡散するための不
純物未拡散層を有するディスクリート素子用基板におい
て、両面に不純物が拡散された不純物拡散層を有する半
導体ウェハを厚み巾の中心から二分割することで、二分
割の切断面側を不純物未拡散層としたことを特徴とする
基板である。
また、請求項2はディスクリート素子用基板の製造方法
に係り、中央部に不純物未拡散層を有し、両面に不純物
が拡散された不純物拡散層を有する半導体ウェハを、厚
み巾の中心から切断して二分割し、二分割された各半導
体ウェハの夫々の切断面を新たな不純物を拡散するため
の不純物未拡散層としたことを特徴とする手段である。
さらに、請求項3もディスクリート素子用基板の製造方
法に係り、中央部に不純物未拡散層を有し、両面に不純
物が拡散された不純物拡r&llを有する多数枚の半導
体ウェハを結合材を介して積層一体化し、各半導体ウェ
ハの厚み巾の中心から夫々切断して二分割すると共に結
合材を除去し、二分割された各半導体ウェハの夫々の切
11i面側を新たな不純物を拡散するための不純物未拡
散層としたことを特徴とする手段である。
[作 用] 前述の手段によると、両面に不純物拡散層を有する半導
体ウェハを二分割することにより、前述の従来の研削を
行なわずに不純物未拡散層を形成することができるため
、シリコン単結晶、不純物拡散層の損失、除去に伴う無
駄を防止するという目的を達成することができる。
[実施例] 以下、本発明に係るディスクリート素子用基板およびそ
の製造方法の実施例を第1図〜第5図に基いて説明する
このディスクリート素子用基板の実施例は、第1図(A
)に示すような両面に不純物拡散層2を有する半導体ウ
ェハ1を、第1図(B)に示すように厚み巾の中心から
切断して二分割し、その切断面を不純物未拡散層3とし
てなるものである。
このようなディスクリート素子用基板の実施例の製造実
施例としては、まずインゴットの切断等による半導体ウ
ェハ1の成形の際に、半導体装置ハ1の厚み巾を二分割
可能な厚み巾に成形しておき、次に半導体ウェハ1の厚
み巾の中心を検出して、インゴットからの半導体ウェハ
1の切断に用いられるダイヤモンドカッタ等でこの中心
から二分割に切断する。即ち、半導体ウェハ1の不純物
拡散WJ2はそのまま利用され、−枚の半導体ウェハ1
から不純物未拡散層3を有する二枚のディスクリート素
子用基板が形成されることになる。なお、このような切
断によると、前記中心の検出が困難でありまた切断面が
粗雑となるため、寸法修正や研磨仕上等の表面修正式5
を予め前記成形の際に厚み巾に付加しておくとよい。
また、半導体ウェハ1が第2図(A)に示すように比較
的薄い場合には、第2図(B)に示すようにワックス、
ガルバナワックス、ミツロウ、合成油脂等の結合材6を
半導体ウェハ1の両面に塗布し、結合材6を介して半導
体ウェハ1積層一体化して切断装置等に保持しやすくし
た後に、第3図(A)に示すように半導体ウェハ1を一
枚のカッタ7を用いて、該カッタ又はウェハ積層体を移
動じ各ウェハ毎に切断した後、第3図(B)に示すよう
に結合材6を除去するとよい。なお、このように半導体
ウェハ1を111一体化した場合、例えばワイヤソー又
はマルチブレード等の複数枚のカッタを設けて複数枚の
半導体ウェハ1を同時に切断することもできる。
このような製造実施例によると、半導体ウェハ1の不純
物拡散層2はそのまま利用され除去されておらず、また
半導体ウェハ1を構成するシリコン単結晶も従来に比し
損失が低減されている。
即ち、第4図(従来例)、第5図(本発明)は、シリコ
ン単結晶の損失を対比するものである。
従来例では、第4図(A)に示すようにインゴット8か
らカッティングのキリコaを消耗して厚み巾すの半導体
ウェハ1が切断成形され、第4図(B)に示すようにこ
の半導体ウェハ1に不純物拡散[12が形成されその厚
み巾を変化なくbとすると(研磨等の消耗は微りなため
無視する)、不純物未拡散JI3を形成するための研削
によってその厚み巾すの約半分1/2bがキリコとして
消耗され、第4図(C)に示すように厚み巾1/2bの
ディスクリート素子用基板が得られる。このため、1/
2bのディスクリート素子用基板の一枚の製造につき、
a+1/2bffiのシリコン単結晶が消耗されること
になる。
一方、本発明では、第5図(A)に示すようにインゴッ
ト8からカッティングのキリコaを消耗して厚み巾Cの
半導体ウェハ1が切断成形されることになるが、c=1
/2b+1/2b+d+d+aであり(aは半導体ウェ
ハ1のキリコ代でありインゴット8からカッティングの
キリコと同社としてあり、またdは前記表面修正式5で
ある)、最終的に第5図(C)に示すように厚み巾1/
2bのディスクリート素子用基板が二枚得られる。
このため、1/2bのディスクリート素子用基板の一枚
の製造につき、1/2 (a+a+d+d)= a +
 d 帛のシリコン単結晶が消耗されることになり、従
来の消耗ff1a+1/2bとの対比において、dは微
量で足りd<1/2bであるから、本発明ではシリコン
単結晶の消耗が低減されることになる。
[発明の効果] 以上のように本発明に係るディスクリート素子用基板お
よびその製造方法は、請求項1〜3共通として、半導体
ウェハの二分割によりその不純物拡散層をそのまま利用
しそのシリコン単結晶の消耗が低減されるため、シリコ
ン単結晶、不純物拡散層の損失、除去に伴う無駄が防止
される効果がある。また、この効果によって、ディスク
リート素子用基板の製造コストが低減される効果が生ず
る。
さらに、請求項3の方法では、半導体ウェハが積層一体
化されるため、比較的薄い半導体ウェハからも製造する
ことができる効果がある。
【図面の簡単な説明】
第1図(A)、(B)は本発明に係るディスクリート素
子用基板およびその製造方法の実施例を示す工程の断面
図、第2図(A>、(B)は第1図の他実施例を示す工
程の断面図、第3図(A)。 (B)は第2図の次工程を示す断面図、第4図(A)、
(B)、(C)はシリコン単結晶の消耗[1(従来例)
を示す断面図、第5図は(A)。 (B)、(C)は第4図と対比される本発明の断面図、
第6図〜第8図は従来例の工程を示す断面図である。 1・・・半導体ウェハ    2・・・不純物拡散層3
・・・不純物未拡散層   4・・・新たな不純物6・
・・結合材       8・・・インゴット特 許 
出 願 人   直江津電子工業株式会社第6図 第7図 第8図

Claims (1)

  1. 【特許請求の範囲】 1、半導体ウェハの一面に不純物が拡散された不純物拡
    散層を有し、またその他面に新たな不純物を拡散するた
    めの不純物未拡散層を有するディスクリート素子用基板
    において、両面に不純物が拡散された不純物拡散層を有
    する半導体ウェハを厚み巾の中心から二分割することで
    、二分割の切断面を不純物未拡散層としたことを特徴と
    するディスクリート素子用基板。 2、中央部に不純物未拡散層を有し、両面に不純物が拡
    散された不純物拡散層を有する半導体ウェハを、厚み巾
    の中心から切断して二分割し、二分割された各半導体ウ
    ェハの夫々の切断面側を新たな不純物を拡散するための
    不純物未拡散層としたことを特徴とするディスクリート
    素子用基板の製造方法。 3、中央部に不純物未拡散層を有し、両面に不純物が拡
    散された不純物拡散層を有する多数枚の半導体ウェハを
    結合材を介して積層一体化し、各半導体ウェハの厚み巾
    の中心から夫々切断して二分割すると共に結合材を除去
    し、二分割された各半導体ウェハの夫々の切断面を新た
    な不純物を拡散するための不純物拡散層としたことを特
    徴とするディスクリート素子用基板の製造方法。
JP88126591A 1988-05-23 1988-05-23 ディスクリート素子用基板及びその製造方法 Pending JPH01293613A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP88126591A JPH01293613A (ja) 1988-05-23 1988-05-23 ディスクリート素子用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP88126591A JPH01293613A (ja) 1988-05-23 1988-05-23 ディスクリート素子用基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH01293613A true JPH01293613A (ja) 1989-11-27

Family

ID=14938974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP88126591A Pending JPH01293613A (ja) 1988-05-23 1988-05-23 ディスクリート素子用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH01293613A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142756A (en) * 1989-10-31 1992-09-01 Naoetsu Electronics Company Apparatus for loading and re-slicing semiconductor wafer
US5154873A (en) * 1989-12-11 1992-10-13 Naoetsu Electronics Company Method and apparatus for mounting slice base on wafer of semiconductor
US5472909A (en) * 1993-05-21 1995-12-05 Naoetsu Electronics Company Method for the preparation of discrete substrate plates of semiconductor silicon wafer
US5489555A (en) * 1992-04-16 1996-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming a photoelectric conversion device
US5758537A (en) * 1992-03-10 1998-06-02 Texas Instruments, Incorporated Method and apparatus for mounting, inspecting and adjusting probe card needles
JP2004158526A (ja) * 2002-11-05 2004-06-03 Toshiba Ceramics Co Ltd ディスクリート素子用基板およびその製造方法
JP2009130076A (ja) * 2007-11-22 2009-06-11 Covalent Materials Corp 拡散ウェーハの製造方法および拡散ウェーハ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142756A (en) * 1989-10-31 1992-09-01 Naoetsu Electronics Company Apparatus for loading and re-slicing semiconductor wafer
US5154873A (en) * 1989-12-11 1992-10-13 Naoetsu Electronics Company Method and apparatus for mounting slice base on wafer of semiconductor
US5758537A (en) * 1992-03-10 1998-06-02 Texas Instruments, Incorporated Method and apparatus for mounting, inspecting and adjusting probe card needles
US5890390A (en) * 1992-03-10 1999-04-06 Silicon Systems, Inc. Method and apparatus for mounting, inspecting and adjusting probe card needles
US5489555A (en) * 1992-04-16 1996-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming a photoelectric conversion device
US5472909A (en) * 1993-05-21 1995-12-05 Naoetsu Electronics Company Method for the preparation of discrete substrate plates of semiconductor silicon wafer
EP0709878A1 (en) * 1994-10-24 1996-05-01 Naoetsu Electronics Company Method for the preparation of discrete substrate plates of semiconductor silicon wafer
JP2004158526A (ja) * 2002-11-05 2004-06-03 Toshiba Ceramics Co Ltd ディスクリート素子用基板およびその製造方法
JP2009130076A (ja) * 2007-11-22 2009-06-11 Covalent Materials Corp 拡散ウェーハの製造方法および拡散ウェーハ

Similar Documents

Publication Publication Date Title
US5863813A (en) Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
US7384858B2 (en) Wafer dividing method
US4925809A (en) Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
JPH04276645A (ja) 化合物半導体ウエーハのダイシング方法
EP1107299A3 (en) Process for producing semiconductor devices
JPH0774130A (ja) ウェハからチップを個別化する方法
JPH01293613A (ja) ディスクリート素子用基板及びその製造方法
JPH04262589A (ja) 光半導体装置の製造方法
US5225235A (en) Semiconductor wafer and manufacturing method therefor
JPS5852846A (ja) 半導体装置の製造方法
JP3839102B2 (ja) 半導体ウェーハの製造方法
US5759909A (en) Method for manufacturing a silicon wafer by using a dopant foil
JP2814176B2 (ja) 半導体ウェーハの分割方法
JPH0689936A (ja) 半導体装置の製造方法
JPH06823Y2 (ja) 半導体ウエハの補強用当板
JPH01108008A (ja) 半導体ウェハの切断方法
JPS633774Y2 (ja)
JPH08316174A (ja) ガラス付き半導体ウエハの切断方法
JPS6156434A (ja) 半導体基板の切り出し方法
JPH1022240A (ja) 半導体ウエーハの製造方法
JPS6118334B2 (ja)
JPH0236530A (ja) 半導体ウエハ積層体及びその製造方法並びにディスクリート素子用基板の製造方法
JPH01175240A (ja) 半導体チップの製造方法
JPS6450541A (en) Dicing line structure for separation cutting in semiconductor chip
JP2506446B2 (ja) シリコン半導体ウエハの切断回収方法