JPH0236530A - 半導体ウエハ積層体及びその製造方法並びにディスクリート素子用基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体ウェハ積層体及びその製造方法並びに
ディスクリート素子基板の製造方法に関する。更に詳し
くは、トランジスタ、ダイオード等のディスクリート素
子（個別素子）等として利用されるシリコン（ＳＬ）単
結晶の円板形等からなる半導体ウェハについて、ディス
クリート素子用基板として製造加工する途中の新規中間
物と、その中間物及びディスクリート素子用基板を製造
するための方法とに関する。

（従来の技術） 従来、シリコン単結晶の円板形等の半導体装置八からな
るトランジスタ、ダイオード等のディスクリート素子用
基板の製造手段としては、例えば第７図〜第９図に示す
ものが知られている。

この従来のディスクリート素子用基板の製造手段は、棒
状のシリコン単結晶からなるインゴット等からダイヤモ
ンドカッタ等で一定厚み巾に半導体ウェハ１を切断成形
して、まず第７図に示すように半導体ウェハ１を拡散炉
に入れる等してその両面に不純物を拡散して不純物拡散
層２を形成し、その模第８図に示すように研削装ａＧ等
により半導体ウェハ１の片面を研削して不純物の拡散さ
れていない不純物未拡散層１３を形成し、さらに第９図
に示すように不純物未拡散層１３に例えば、トランジス
ターの場合はベース、エミッタ等を形成する新たな不純
物１４を拡散し、その後チップ化し実装に供するもので
ある。

（発明が解決しようとする課題） 前述の従来のディスクリート素子用基板の製造手段では
、半導体ウェハ１の両面に不純物拡散層２と不純物未拡
散１ｉ５１３とを備えなければならないという構造に対
応するために、第８図に示すような半導体ウェハ１の片
面の研削を行なうことから、ｌＸ１ｉＩＩｉなシリコン
単結晶をキリコとして損失してしまい、また拡散工程に
よってわざわざ形成した片面の不純物拡散層２がキリコ
として除去され無駄になってしまうという問題点を有し
ている。

なお、本発明者らは、このような問題点解消の手段とし
て、両面に不純物が拡散された不純物拡散層を有する半
導体ウェハを、厚み巾の中心から切断して二分割し、二
分割された各半導体ウェハの夫々の切断面を新たな不純
物を拡散する不純物未拡散層とする技術を開発した。こ
の二分割技術では、数百ミクロンの厚さからなるウェハ
の両断という正確かつ連続的な二分割手段が製造効率の
上から開発課題となっている。

本発明はこのような問題点、開発課題に鑑みてなされた
ものであり、その目的は、シリコン単結晶、不純物拡散
層の損失、除去に伴う無駄を防止することができる前記
二分割技術を正確かつ連続的に行なうことのできるディ
スクリート素子用基板製造の中間物としての半導体ウェ
ハ積層体と、これを製造するための半導体ウェハ積層体
の製造方法並びにディスクリート素子用基板、の製造方
法とを提供することにある。

（課題を解決するための手段） 前述の目的を達成するため、本発明に係る半導体ウェハ
積層体およびその製造方法並びにディスクリート素子用
基板の製造方法は、次のような手段を採用する。

即ち、請求項１は半導体ウェハ積層体に係り、両面に不
純物が拡散された不純物拡散層を有する複数枚の半導体
ウェハがオリフラ部を当板に接合し、外周面の全部又は
一部が結合材を介して結合され、積層一体化されてなる
新規中間物である。

また、請求項２は半導体ウェハ積層体の製造方法に係り
、両面に不純物が拡散された不純物拡散層を有する複数
枚の半導体ウェハを、両面に結合材を塗布することなく
オリフラ部を下向きにして整合すると共に重合し、その
オリフラ部に当板を接着し、且つ重合した半導体ウェハ
の外周面の全部又は一部に結合材を塗布して積層一体化
することを特徴とする手段である。

更に、請求項３はディスクリート素子用基板の製造方法
に係り、両面に不純物が拡散された不純物拡散層、層を
有する複数枚の半導体ウェハを、外周面の全部又は一部
に結合材を塗布して積層一体化し、その積層体を構成す
る各半導体ウェハを複数本のワイヤーソーで厚み幅の中
心から同時に二分割し、二分割した各半導体ウェハの夫
々の切断面を新たな不純物を拡散するための不純物拡散
層としたことを特徴とする手段である。

上記半導体ウェハ積層体における当板は該ウェハと同材
質の平板、例えば板状シリコンが用いられる。

（作　用） 前述の本出願人の二分割技術によると、両面に不純物拡
散層を有する半導体ウェハを二分割することにより、前
述の従来の研削を行なわずに不純物未拡散層を形成する
ことができるため、シリコン単結晶、不純物拡散層の損
失、除去を防止することができる。

そして、前述の手段によると、積層一体色される半導体
ウェハは外周面の全部又は一部に塗布する結合材でｌｆ
ｆ１され、半導体ウェハの接合面には結合材が全く存在
しないため、本質的にはウェハ切断前のインゴットの状
態と同じものを容易に製造することが出来る。

又、上記の如き半導体ウェハ積層体を複数本のワイヤー
ソーによって多数枚を同時に二分割してディスクリート
素子用基板を得るが、ｖ４ＷＩされた半導体ウェハの両
面には結合材が塗布されていないため、二分割の精度を
向上できる。

（実施例） 以下、本発明の実施例を図面に基づいて説明する。

第１図は半導体ウェハ積層体Ａを示し、両面に不純物拡
散層２を有した複数枚の半導体ウェハ１が周縁に形成さ
れたオリフラ部１ａを当板３に接着して軸方向に積層さ
れ、且つ半導体ウェハの外周面から当板３に屋っで結合
材４が塗布されて半導体ウェハ相互が結合され、インゴ
ット状の積層体Ａが構成されている。

上記半導体ウェハ積層体Ａを構成する半導体ウェハ１は
、最初のシリコン半導体インゴットからの切断時にその
厚さを二分割可能な厚みに切断し、その両面に不純物を
拡散した不純物拡散Ｊ！！１２を形成し、洗浄等の所定
の処理を終了したもので、そうしたものが積層に供され
る。

半導体ウェハ１のオリフラ部１ａに接着される当板３は
、半導体ウェハと同材質の平板、例えばシリコン板であ
る。

又、半導体ウェハ１相互を結合重る結合材４は粘度の高
いワックス等で、上述した当板３と半導体ウェハ１の外
周面下部とを連結する如く塗着して一体化する。

次に、上述した半導体ウェハ積層体Ａの製造実施例につ
いて説明すると、先ずインゴットの切断時にその厚みを
二分割可能な厚みに切断成形し、両面に不純物が拡散さ
れて不純物拡散層２を有した半導体ウェハ１を形成する
。そして、上記半導体ウェハ１は第５図及び第６図に示
すようにウェハ整合及び当板接着治具上に並べられる。

即ち、半導体ウェハ１は積層用治具Ｂの平板５上にオリ
フラ部１ａを下にして自重により整合され、且つ平板の
上方左右両側に設けられた押え棒６の一方を基準として
左右への位Ｕズレが修正される。

そして、平板５上に所定の枚数の半導体ウェハ１を並設
した模、エアシリンダ７を作動させて押し棒８によりス
プリング９及び押え板１０を介して並設した半導体ウェ
ハ１の積層体に所定の荷重を加える。

上記状態のもとで積層用治具Ｂを反転し、治具本体１１
より平板５を軸方向にスライドして取り外し、露出した
オリフラ部１ａに、半導体ウェハと同材質、例えばシリ
コン平板からなる当板３を接着固定する。更に、当板３
の両側から半導体ウェハ１の外周面の凹部に粘度の高い
結合材４を塗着して半導体ウェハ１相互がバラバラにな
るのを防止し、積層一体色を強化する。尚、結合材４の
塗着は外周面の一部に限られるものではなく、全周に近
くても勿論良いものである。

上記製造方法においては、半導体ウェハ１の両面に全く
結合材を塗布しないため、各ウェハ１相互間に隙間のバ
ラ付きはなく、後述するワイヤーソーによる両断を精度
良く行なうことが出来るという利点がある。

以上の如くして製造された半導体ウェハ積層体Ａはディ
スクリート素子用基板製造の中間物として二分割切断に
供される。

即ち、二分割切断は、インゴット状をなした半導体ウェ
ハ積層体へをワイヤーソーによる切断装置に保持し、積
層体Ａを構成する半導体ウェハ１の枚数に応じた本数の
ワイヤーソー１２により夫々半導体ウェハ１の厚み幅の
中心位置で同時に切断する。二分割切断に使用されるワ
イヤーソーは、ワイヤー径が百数十ミクロン（例えばピ
アノ線１３０μ前後）である。

なお、この二分割技術によると、半導体ウェハ１の不純
物拡散層２はそのまま利用され、−枚の半導体ウェハ１
から不純物未拡散層１３を有する二枚のディスクリート
素子用基板が形成されることになる。このため、半導体
ウェハ１を構成するシリコン単結晶も従来に比し損失か
低減されているとともに拡散工程の付加価値を失なって
いない。

又、上述したワイヤーソーによる二分割は、ピアノ線等
の高張力細線を使用し、炭化珪素、酸化アルミナ等の一
般的研磨剤を利用して切断加工していくため、半導体ウ
ェハ１の厚さ幅の中心にワイヤーをセツティングという
困難さは伴うが、ワイヤー自身が百数十ミクロンと極細
であり、且つ加工速度が上述したように遅速でソフトな
ため、加工歪が小さく、次工程での歪の除去代は少なく
て済むものである。尚、歪の除去代はインゴットから半
導体ウェハを切断する際の厚み幅に付加しておくとよい
。

又、第３図（従来例）、第４図（ワイヤーソーによる二
分割）は、航述のシリコン単結晶の損失を対比するもの
である。

従来例では、第３図（Ａ）に示すようにインゴット１４
からカッティングのキリコａを消耗して厚み幅すの半導
体ウェハ１が切断成形され、第３図（Ｂ）に示すように
この半々体ウェハ１に不純物拡＠層２が形成されその厚
み幅を変化なくｂとすると（研磨等の消耗は微量なため
無視する）、不純物未拡散層１３を形成するための研削
によってその厚み幅すの約半分１／２ｂがキリコとして
消耗され、第３図（Ｃ）に示すように厚み幅１／２ｂの
ディスクリート素子用基板が得られる。このため、１／
２ｂのディスクリート素子用基板の一枚の製造につき、
ａ＋　１／２ｂｆｆｉのシリコン単結晶が消耗されるこ
とになる。

一方、ワイヤーソーによる二分割では、第４図（Ａ＞に
示すようにインゴット１４からカッティング代のキリコ
ａを消耗して厚み幅Ｃの半導体ウェハ１が切断成形され
ることになるが、ｃ＝１／２ｂ＋　１／２ｂ＋ｄ＋ｄ＋
ａ’であり（ａ’は半導体ウェハ１をワイヤーソーで二
分割するカッティング代であり、インゴット１４から厚
み幅Ｃの半導体ウェハ１をカッティングするときのキリ
コａと比較するとａ＞ａ’である。又、ｄは歪の除去代
である）、最終的に第４図（Ｃ）に示すように厚み幅１
／２ｂのディスクリート素子用基板が二枚得られる。こ
のため、１／２ｂのディスクリート素子用基板の一枚の
製造につき、１／２（ａ＋ａ’　＋ｄ＋ｄ）＝　１／２
（ａ＋ａ’　）＋ｄ最のシリコン単結晶が消耗されるこ
とになり、従来の消耗量ａ＋　１／２ｂとの対比におい
て、ｄは環状技術では十分微量で足りｄ＜１／２ｂｒあ
り、且つ１／２（ａ＋ａ’　）＜ａであるから、本発明
ではシリコン単結晶の消耗が低減されることになる。

（発明の効果） 以上のように、本発明に係る半導体ウェハ積謂体は半導
体ウェハの両面に結合材を塗着することなくオリフラ部
に接着した当板と外周面に塗着した結合材によって積層
一体化し、柱状体としたものであるから、ワイヤーソー
等の多数枚を同時に切断加工する加工機に供給できる。

そして、その半導体ウェハ積層体の製造方法はオリフラ
部を位置合わせに使用して整合し、そのオリフラ部に当
板を接着すると共に、外周面に結合材を塗着するため、
各半導体ウェハ間の隙間のバラ付きは全くなく、ディス
クリート素子用基板を製造するための中間物を能率良く
製造することが出来る。更に、上記半導体ウェハ積層体
をディスクリート素子用基板製造の中間物としてワイヤ
ーソーにより二分割切断する製造方法は、ピアノ線など
の高張力、ｍ線を使用し、炭化珪素、酸化アルミナ等の
一般的研磨剤を利用して多数枚を同時に切断加工するた
め、ウェハ厚の幅中心にワイヤーをセツティングすると
いう困難さは伴うが、ワイヤー自身が極細であり、加工
速度が遅速でソフトなため、加工歪が少なく、次の工程
での歪の除去代が少なくて済み、シリコン単結晶の加工
ロスを更に減じ、拡散工程での付加価値が損逸されるこ
ともない。又、積層体を構成する半導体ウェハの両面に
結合材が塗着されていないため、結合材を剥離するため
の工程を省略できると共に、外周面に塗着した結合材の
除去は容易に行なうことが出来るため、製造コストの低
減に貢献できるという優れた効果がある。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）、（Ｃ）は本発明に係る半導体ウ
ェハ積層体およびその製造方法の実施例を示す工程の断
面図、第２図は第１図の次工程を示す断面図、第３図（
Ａ）、（Ｂ）、（Ｃ）は従来法によってディスクリート
素子用基板を製造する際のシリコン単結晶の消耗両を示
す断面図、第４図（Ａ）、（［３）、（Ｃ）は第３図と
対比する本発明法による断面図、第５図は本発明の積層
体の製造に使用する治具の正面図、第６図は同縦断側面
図、第７図乃至第９図は従来法の工程を示す断面図であ
る。 図中、 Ａ：半導体ウェハ積層体、１：半導体ウェハ２：不純物
拡散層、　　　３：当板 ４：結合材、１２：ワイヤーソー １８：オリフラ部 図面の浄書（内容に浚 第 第９ 手続ネ市正Ｗ（方式） ％式％ １、事件の表示 昭和　６３ 年 特 許 願 第 号 ２゜ 発明の名称 半導体ウェハＶ４層体及びその製造方法並びにディスク
リート素子用基板の製造方法 ３、補正をする者 事件との関係 氏名（名称）

Claims (3)

【特許請求の範囲】
1. （１）両面に不純物が拡散された不純物拡散層を有する
   複数枚の半導体ウェハがオリフラ部を当板に接合し、外
   周面の全部又は一部が結合材を介して結合され、積層一
   体化されてなる半導体ウェハ積層体。
2. （２）両面に不純物が拡散された不純物拡散層を有する
   複数枚の半導体ウェハを両面に結合材を塗布することな
   くオリフラ部を下向きにして整合すると共に重合し、そ
   のオリフラ部に当板を接着し、且つ重合した半導体ウェ
   ハの外周面の全部又は一部に結合材を塗布して積層一体
   化することを特徴とする半導体ウェハ積層体の製造方法
   。
3. （３）両面に不純物が拡散された不純物拡散層を有する
   複数枚の半導体ウェハを、外周面の全部又は一部に結合
   材を塗布して積層一体化し、その積層体を構成する各半
   導体ウェハを複数本のワイヤーソーで厚み幅の中心から
   同時に二分割し、二分割した各半導体ウェハの夫々の切
   断面を新たな不純物を拡散するための不純物拡散層とし
   たことを特徴とするディスクリート素子用基板の製造方
   法。