JPH01293620A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01293620A JPH01293620A JP63126566A JP12656688A JPH01293620A JP H01293620 A JPH01293620 A JP H01293620A JP 63126566 A JP63126566 A JP 63126566A JP 12656688 A JP12656688 A JP 12656688A JP H01293620 A JPH01293620 A JP H01293620A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist film
- mask
- photomask
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract 2
- 238000007781 pre-processing Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特にホトレジ
スト膜を用いたドライエツチングを含んだ半導体装置の
製造方法に関する。
スト膜を用いたドライエツチングを含んだ半導体装置の
製造方法に関する。
半導体装置の配線を行う為のコンタクトホールを形成す
る際、配線材料の断線を予防するのに、コンタクトホー
ルの形状を口部が拡がったテーパー状にする方法が用い
られている。
る際、配線材料の断線を予防するのに、コンタクトホー
ルの形状を口部が拡がったテーパー状にする方法が用い
られている。
第２図（ａ）〜（ｄ）は従来の半導体装置の製造方法の
一例を説明するための製造工程順に示した半導体チップ
の断面図である。第２図（ａ）に示すように、シリコン
基板１上に成長されたシリコン酸化膜２上にホトレジス
ト膜３を塗布し、プリベークを行う０次に第２図（ｂ）
に示すように、ホトマスク５ａを用いて所定のパターン
を露光する。次に第２図（ｃ）に示すように、ホトレジ
スト膜３を現像した後、ポストベークを行い、ホトレジ
スト膜３をたらす０次に第２図（ｄ）に示すように、ホ
トレジスト膜３とシリコン酸化膜２のエツチング速度が
ほぼ同じになるような条件下で、反応性イオンエツチン
グ法により酸化膜２をエツチングすることにより半導体
装置を製造していた。
一例を説明するための製造工程順に示した半導体チップ
の断面図である。第２図（ａ）に示すように、シリコン
基板１上に成長されたシリコン酸化膜２上にホトレジス
ト膜３を塗布し、プリベークを行う０次に第２図（ｂ）
に示すように、ホトマスク５ａを用いて所定のパターン
を露光する。次に第２図（ｃ）に示すように、ホトレジ
スト膜３を現像した後、ポストベークを行い、ホトレジ
スト膜３をたらす０次に第２図（ｄ）に示すように、ホ
トレジスト膜３とシリコン酸化膜２のエツチング速度が
ほぼ同じになるような条件下で、反応性イオンエツチン
グ法により酸化膜２をエツチングすることにより半導体
装置を製造していた。
上述した従来のエツチング方法では、ポストベークを行
い、ホトレジスト膜３をたらすと、その形状がカマボッ
形になってしまい、このホトレジスト膜を用いてエツチ
ングしてもコンタクトホールの形状が充分なテーパー形
状にならず、配線の断線を防止する充分な効果が得られ
ないという欠点があった。
い、ホトレジスト膜３をたらすと、その形状がカマボッ
形になってしまい、このホトレジスト膜を用いてエツチ
ングしてもコンタクトホールの形状が充分なテーパー形
状にならず、配線の断線を防止する充分な効果が得られ
ないという欠点があった。
本発明の目的は、充分なテーパー状のコンタクトホール
を形成し、配線の断線を防止できる半導体装置の製造方
法を提供することにある。
を形成し、配線の断線を防止できる半導体装置の製造方
法を提供することにある。
本発明の半導体装置の製造方法は、半導体基板上の被エ
ツチング膜上にホトレジスト膜を塗布する工程と、第１
のマスクを用いて前記ホトレジスト膜の膜厚の途中まで
露光する工程と、光透過部分面積が前記第１のマスクよ
り小さなパターンを持った第２のマスクを用いて前記工
程により露光した領域のほぼ中心にマスクの位置合わせ
をして前記ホトレジスト膜の露光部分が前記被エツチン
グ膜に達するまで露光する工程と、前記露光された前記
ホトレジスト膜を現像後ポストベークを行う工程と、前
記ポストベークされた前記ホトレジスト膜をマスクとし
て前記被エツチング膜をドライエツチングする工程とを
含んで構成される。
ツチング膜上にホトレジスト膜を塗布する工程と、第１
のマスクを用いて前記ホトレジスト膜の膜厚の途中まで
露光する工程と、光透過部分面積が前記第１のマスクよ
り小さなパターンを持った第２のマスクを用いて前記工
程により露光した領域のほぼ中心にマスクの位置合わせ
をして前記ホトレジスト膜の露光部分が前記被エツチン
グ膜に達するまで露光する工程と、前記露光された前記
ホトレジスト膜を現像後ポストベークを行う工程と、前
記ポストベークされた前記ホトレジスト膜をマスクとし
て前記被エツチング膜をドライエツチングする工程とを
含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの製造工程順に示した半導体チップの断面図である。
めの製造工程順に示した半導体チップの断面図である。
第１図（ａ）に示すように、シリコン基板１上に成長さ
れたシリコン酸化膜２上にホトレジスト膜３を塗布し、
プリベークを行う。
れたシリコン酸化膜２上にホトレジスト膜３を塗布し、
プリベークを行う。
次に第１図（ｂ）に示すように、ホトマスク５ａを用い
て所定のパターンをホトレジスト膜４の膜厚の途中まで
感光するように光を調整して露光する０次に第１図（ｃ
）に示すように、光透過部分面積がホトマスク５ａより
小さなパターンを持ったホトマスク５ｂを用いて、前工
程により露光した領域のほぼ中心にマスクの位置合わせ
をして、ホトレジスト膜３の露光部分がシリコン酸化膜
２に達するまで露光するを完全に露光する０次に第１図
（ｄ）に示すように、ホトレジスト膜３を現像した後、
ポストベークを行い、ホトレジスト膜３をたらす０本発
明において、ホトレジスト膜３は段差を持ち、従来のよ
うにカマボッ形にはならない０次に第１図（ｅ）に示す
ように、ホトレジスト膜３とシリコン酸化膜２のエツチ
ング速度がほぼ同じになるような条件下で、反応性イオ
ンエツチング法により酸化膜２をエツチングすることに
より、充分なテーパー状のコンタクトホールを形成する
ことができる。
て所定のパターンをホトレジスト膜４の膜厚の途中まで
感光するように光を調整して露光する０次に第１図（ｃ
）に示すように、光透過部分面積がホトマスク５ａより
小さなパターンを持ったホトマスク５ｂを用いて、前工
程により露光した領域のほぼ中心にマスクの位置合わせ
をして、ホトレジスト膜３の露光部分がシリコン酸化膜
２に達するまで露光するを完全に露光する０次に第１図
（ｄ）に示すように、ホトレジスト膜３を現像した後、
ポストベークを行い、ホトレジスト膜３をたらす０本発
明において、ホトレジスト膜３は段差を持ち、従来のよ
うにカマボッ形にはならない０次に第１図（ｅ）に示す
ように、ホトレジスト膜３とシリコン酸化膜２のエツチ
ング速度がほぼ同じになるような条件下で、反応性イオ
ンエツチング法により酸化膜２をエツチングすることに
より、充分なテーパー状のコンタクトホールを形成する
ことができる。
以上説明したように、本発明は、第１のマスクを用いて
ホトレジスト膜の途中まで露光し、光透過部分面積が第
１のマスクより小さなパターンを持った第２のマスクを
用いてホトレジスト膜を完全に露光することにより、ホ
トレジスト膜は段差を持ち、これをマスクとして被エツ
チング膜をドライエツチングすることにより、充分なテ
ーパー状のコンタクトホールを形成することができるの
で、配線をする際、断線を防止する効果がある。
ホトレジスト膜の途中まで露光し、光透過部分面積が第
１のマスクより小さなパターンを持った第２のマスクを
用いてホトレジスト膜を完全に露光することにより、ホ
トレジスト膜は段差を持ち、これをマスクとして被エツ
チング膜をドライエツチングすることにより、充分なテ
ーパー状のコンタクトホールを形成することができるの
で、配線をする際、断線を防止する効果がある。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの製造工程順に示した半導体チップの断面図、第２図
（ａ）〜（ｄ）は従来の半導体装置の製造方法の一例を
説明するための製造工程順に示した半導体チップの断面
図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・ホトレジスト膜、４・・・ホトレジスト感光部、５
ａ、５ｂ・・・ホトマスク、６・・・露光光。
めの製造工程順に示した半導体チップの断面図、第２図
（ａ）〜（ｄ）は従来の半導体装置の製造方法の一例を
説明するための製造工程順に示した半導体チップの断面
図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・ホトレジスト膜、４・・・ホトレジスト感光部、５
ａ、５ｂ・・・ホトマスク、６・・・露光光。
Claims (1)
- 半導体基板上の被エッチング膜上にホトレジスト膜を
塗布する工程と、第１のマスクを用いて前記ホトレジス
ト膜の膜厚の途中まで露光する工程と、光透過部分面積
が前記第１のマスクより小さなパターンを持った第２の
マスクを用いて前記工程により露光した領域のほぼ中心
にマスクの位置合わせをして前記ホトレジスト膜の露光
部分が前記被エッチング膜に達するまで露光する工程と
、前記露光された前記ホトレジスト膜を現像後ポストベ
ークを行う工程と、前記ポストベークされた前記ホトレ
ジスト膜をマスクとして前記被エッチング膜をドライエ
ッチングする工程とを含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126566A JPH01293620A (ja) | 1988-05-23 | 1988-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126566A JPH01293620A (ja) | 1988-05-23 | 1988-05-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293620A true JPH01293620A (ja) | 1989-11-27 |
Family
ID=14938333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63126566A Pending JPH01293620A (ja) | 1988-05-23 | 1988-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01293620A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059926A (ja) * | 2006-09-27 | 2007-03-08 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
| JP2007514201A (ja) * | 2003-12-12 | 2007-05-31 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | フォトレジスト層の表面にくぼみを形成する方法 |
-
1988
- 1988-05-23 JP JP63126566A patent/JPH01293620A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007514201A (ja) * | 2003-12-12 | 2007-05-31 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | フォトレジスト層の表面にくぼみを形成する方法 |
| JP2007059926A (ja) * | 2006-09-27 | 2007-03-08 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JPH01293620A (ja) | 半導体装置の製造方法 | |
| JP3430290B2 (ja) | 半導体装置の製造方法 | |
| JPH0795543B2 (ja) | エツチング方法 | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| JPH1140670A (ja) | 半導体装置およびその製造方法 | |
| KR0139578B1 (ko) | 리소그래피 공정에 의한 감광막 패턴 형성방법 | |
| KR100239734B1 (ko) | 반도체 소자 제조방법 | |
| JPS6347924A (ja) | 半導体装置の製造方法 | |
| KR0137610B1 (ko) | 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법 | |
| KR100567874B1 (ko) | 반도체 소자의 패터닝 방법 | |
| JPH0677106A (ja) | フォトレジストパターンの形成方法 | |
| KR0147468B1 (ko) | 반도체장치 제조시의 패턴 형성방법 | |
| KR100437621B1 (ko) | 반도체소자의제조방법 | |
| KR0161120B1 (ko) | 반도체 장치의 감광막 접착확인패턴 | |
| KR960001367Y1 (ko) | 패턴 마스크 구조 | |
| KR100480811B1 (ko) | 노광 마스크 및 그를 이용한 노광 방법 | |
| KR100273686B1 (ko) | 반도체장치의전하저장전극형성방법 | |
| KR20040002002A (ko) | 이미지 소자의 제조 방법 | |
| KR20030092569A (ko) | 반도체 소자의 제조 방법 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| KR980010603A (ko) | 포토마스크 제조방법 | |
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| JP2791757B2 (ja) | 半導体マスク及びその製造方法 | |
| KR20000015169A (ko) | 노광용 마스크 |