JPH0129441B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は、高周波高出力トランジスタに係り、
特に、UHF帯で使用される高周波高出力トラン
ジスタの構成に関す。

(b) 技術の背景 電子機器の増幅回路には従来の電子管に代わり
半導体を利用したトランジスタないしトランジス
タを集積したICが、小消費電力、高信頼性の利
点のため使用されるようになつたが、周波数が高
くなるに従つて半導体の利用には技術的な難しさ
を伴つている。

本発明に係る高周波高出力トランジスタは、
UHF帯の電力増幅用トランジスタで、例えば、
UHF―TVの中継放送用送信機や移動無線機器
の送信出力用電力増幅回路に使用されるものであ
る。そして、この程度の周波数になると一個の単
位トランジスタ素子で所望の出力を得ることが出
来ないため、通常、複数のバイポーラ単位トラン
ジスタ素子を並列に接続して一個のトランジスタ
を形成しており、その入力インピーダンスが低い
ため、該トランジスタの中に整合回路を備えたも
のもある。

従つて、上記のような機器の出力増の要望に対
しては、単位トランジスタ素子の数を増やして対
応することになるが、複雑になるばかりでなく該
数の増加に伴い発生する問題もあるので、単位ト
ランジスタ素子の数を増やさないで出力増大を図
ることが望まれている。

(c) 従来技術と問題点 第１図は従来の高周波高出力トランジスタの一
実施例の構造を示す平面図ａと側断面図ｂ、第２
図はその単位トランジスタ素子を形成した半導体
チツプの拡大平面図、第３図は同じく内部整合回
路のコンデンサを形成した半導体チツプの拡大平
面図、第４図は同じく等価回路図で、１はパツケ
ージ本体、１１は接地基板、１２は絶縁基板、１
３は接地板、１４はコレクタ端子板、１５は絶縁
枠、１６は入力端子、１７は出力端子、２，３は
半導体チツプ、２１は単位トランジスタ素子、２
２はベース電極、２３はエミツタ電極、２４，２
５は接続素子、３１はコンデンサ、３２はコンデ
ンサ電極、４１，４２，４３，４４は接続線、５
はパツケージ蓋をそれぞれ示す。

第１図図示の高周波高出力トランジスタの構造
は凡そ次の通りである。

即ち、パツケージ本体１は、例えば銅板などで
なり取付け接地と放熱のための接地基板１１、絶
縁性と熱伝導性にすぐれた例えばベリリヤ（酸化
ベリリウムの焼結体）などの板でなりその表面に
接地接続用の接地板１３と単位トランジスタ素子
のコレクタ導出用のコレクタ端子板１４とを例え
ばモリブデン・マンガンなどのメタライズで膜状
に形成した絶縁基板１２、例えば酸化アルミニウ
ムなどの絶縁体で枠状に形成した絶縁枠１５、例
えばコバール（鉄・ニツケル・コバルト合金）板
などでなり本トランジスタの入出力端子である入
力端子１６および出力端子１７を、図示のように
積層一体化し金属部分に例えば金などのめつきを
施してなつている。

増幅機能を担当する単位トランジスタ素子２１
はシリコンバイポーラトランジスタであつて、第
２図図示のように、半導体チツプ２上に四個形成
されて、ベース電極２２とエミツタ電極２３は個
別に導出し、コレクタ電極は共通になつて半導体
チツプ２の底面に導出している。また、半導体チ
ツプ２製造工程中の試験の便宜のため、隣り合わ
せるベース電極２２間ならびにエミツタ電極２３
間が、半導体チツプ２表面の絶縁層上に例えばア
ルミニウムなどの導体で直線帯状の膜に形成した
接続素子２４，２５で接続されている。そして、
半導体チツプ２をパツケージ本体１のコレクタ端
子板１４上に搭載してコレクタ電極をコレクタ端
子板１４に接続している。

入力インビーダンスの変換機能を担当する内部
整合回路の構成素子であるコンデンサ３１（図示
省略）は、シリコンMOS構造コンデンサであつ
て、第３図図示のように、半導体チツプ３上に二
個形成されて上部電極が二個のコンデンサ電極３
２となり、下部電極は共通になつて半導体チツプ
３の底面に導出している。そして、半導体チツプ
３をパツケージ本体１の接地板１３上に搭載して
下部電極を接地している。

更に、例えば金などのワイヤを用い例えばワイ
ヤボンデイングによつて、入力端子１６とコンデ
ンサ電極３２との間、コンデンサ電極３２とベー
ス電極２２との間、エミツタ電極２３と接地板１
３との間、コレクタ端子板１４と出力端子１７と
の間を第１図図示のように接続して接続線４１，
４２，４３，４４を形成した後、パツケージ本体
１にパツケージ蓋５を被せシールして本高周波高
出力トランジスタがなつている。

従つて、本高周波高出力トランジスタは、単位
トランジスタ素子２１をエミツタ接地で四個並列
に接続して出力を大きくし、二組の内部整合回路
を備えた構成になつており、接続素子２４，２５
および接続線４１〜４４のそれぞれは、主として
その長さに起因するインダクタンス値を有するた
め回路を形成する素子となり、等価回路は第４図
図示のようになる。ここで回路記号に付記した符
号は該回路記号に対して支配的に作用する素子の
符号である。因に、第１図図示のように、一個の
コンデンサ電極３２に接続している接続線４１を
複数にしているのは、内部整合回路のにおける接
続線４１部のインダクタンス値を所定の値に合わ
せるためであり、コレクタタ端子板１４と出力端
子１７とを接続する接続線４４を複数にしている
のは、この部分のインダクタンス値を小さくする
ためである。

この構成でなる高周波高出力トランジスタにお
いては、回路を構成する複数の同一素子、即ち、
単位トランジスタ素子２１、コンデンサ３１、接
続線４１，４２，４３などは全く同一であること
が望ましいが現実にはばらつきがある。特に、主
として単位トランジスタ素子２１の特性のばらつ
きと接続線４３のインダクタンス値のばらつきに
起因して、複数のベース電極２２相互間やエミツ
タ電極２３相互間に電位差が生じ、インダクタン
ス値の小さな接続素子２４，２５などを通して該
電極相互間に信号を含む電流が流れて完全並列動
作状態がくずれ、各単位トランジスタ素子が充分
に機能しなくなつて出力が低減する欠点を有する
ことを本願の発明者は見出した。

(d) 発明の目的 本発明の目的は上記従来の欠点に鑑み、複数の
単位トランジスタ素子を並列に接続し、然も、各
単位トランジスタ素子が充分に機能した並列動作
状態を可能にする高周波高出力トランジスタの構
成を提供するにある。

(e) 発明の構成 上記目的は、内部整合回路を介して入力端子に
接続されたベース又はエミツタと、第１のインダ
クタンスを介して接地されたエミツタ又はベース
と、出力端子に接続されたコレクタを有する単位
トランジスタ素子が複数個並列に接続された高周
波数高出力トランジスタにおいて、 前記各単位トランジスタ素子のベース電極相互
間及びエミツタ電極相互間は、第２及び第３のイ
ンダクタンスを介して接続され、かつ該第２及び
第３のインダクタンスは、前記第１のインダクタ
ンスのインダクタンス値よりも大きいことを特徴
とする高周波高出力トランジスタによつて達成さ
れる。

また、本発明によれば、前記内部整合回路は、
複数個並列に接続されてなり、隣り合う該内部整
合回路の同一機能の電極間は第４のインダクタン
スを介して接続され、かつ該第４のインダクタン
スは、前記内部整合回路に接続される他の第５の
インダクタンスの中で最大のインダクタンス値よ
り大きいインダクタンス値を有することが望まし
い。

また、本発明によれば、単位トランジスタのベ
ース電極同士、エミツタ電極同士及び内部整合回
路同士を接続している第２、第３及び第４のイン
ダクタンスは、折り曲げられた帯状の導体パター
ンで半導体チツプ上に形成されていることを特徴
とする。

(f) 発明の実施例 以下本発明の実施例を図により説明する。全図
を通じ同一符号は同一対象物を示す。

第５図は本発明の構成による高周波高出力トラ
ンジスタの一実施例の等価回路図、第６図はその
構造を示す平面図ａと側断面図ｂ、第７図はその
単位トランジスタ素子を形成した半導体チツプの
拡大平面図、第８図は同じく内部整合回路のコン
デンサを形成した半導体チツプの拡大平面図で、
２ａ，３ａは半導体チツプ、２４ａ，２５ａ，３
３ａは接続素子をそれぞれ示す。

従来例の欠点の主原因は、前述のように、回路
を構成する複数の同一素子のばらつきに起因し
て、並列に使用されている複数の単位トランジス
タ素子２１のベース電極２２相互間やエミツタ電
極２３相互間に電位差が生じ、インダクタンス値
の小さな接続素子２４，２５などを通して該電極
相互間に信号電流が流れて完全並列動作状態がく
ずれ、各単位トランジスタ素子が充分に機能しな
くなることにある。

従つて、各単位トランジスタ素子を充分に機能
させるためには、ベース電極２２相互間とエミツ
タ電極２３相互間の信号電流の流れを抑制すれば
良い。

このためには、第４図において、複数の同一素
子のばらつきを０にすれば理想的であるが、該ば
らつきを低減する努力は可能であるとしても０に
することは事実上不可能に近い。つぎに考えられ
ることは、ベース電極２２相互間とエミツタ電極
２３相互間を接続している接続素子２４，２５を
削除することであるが、この削除は前述した半導
体チツプ２製造工程中の試験の便宜を失うばかり
でなく、次のような不都合を生ずることが判つ
た。

即ち、半導体素子は高周波帯域において周波数
が低下すると増幅率が上昇する特性を有するの
で、前記電極相互間の電位差が種になり使用周波
数帯域より低い周波数の発振を起こすことであ
る。つまり、接続素子２４，２５は、この低い周
波数から直流の帯域に対して前記電極相互間にお
ける電位差の発生を抑制する機能も有していたこ
とになる。

これらのことから、前記電極相互間を、使用周
波数帯域の信号電流が流れ難く、然も、該使用周
波数帯域より低い周波数帯域の電流が流れ易い素
子で接続することにより、また、複数の内部整合
回路を有する場合には、該内部整合回路のばらつ
きに起因する前記電位差に対処すべく、同様な思
想による素子の接続を加えることにより、各単位
トランジスタ素子を充分に機能させることが可能
になる。

本発明はインダクタンスの特性を利用して上記
構成を可能にしたもので、当該素子に適切なイン
ダクタンス値を与え、然も、簡便に実現を可能に
している。

第５図はその等価回路図であり、第４図との相
違点は２４，２５を前記適切なインダクタンス
値、即ち、４３のインダクタンス値より大きなイ
ンダクタンス値を有する２４ａ，２５ａに替え、
また、４１，４２のインダクタンス値の何れか大
きい方より大きなインダクタンス値を有する３３
ａを追加したことである。ここで、２４ａ，２５
ａ，３３ａのインダクタンス値を上記のようにし
たのは、次の考えに基づいている。

単位トランジスタ素子２１のベース電極２２、
エミツタ電極２３に接続される２４ａ，２５ａの
インダクタンス値に関しては、エミツタの接地イ
ンダクタンス４３のばらつきの大きさをベースか
ら見ると、 ΔLb＝ΔLe（１＋β） 但し ΔLe：４３のインダクタンス値のばらつきの値 ΔLb：ΔLeをベースから見た等価値 β：２１の高周波電流増幅率 となり、ΔLbは略４３のインダクタンス値に近い
値であることが経験的に判つた。そこで、２４ａ
のインダクタンス値をΔLbより即ち４３のインダ
クタンス値より大きく、また、２５ａのインダク
タンス値を４３のインダクタンス値より大きくす
ることにより、先に説明した狙いに対して実用上
の効果を得ることが出来る。

内部整合回路のコンデンサ電極３２に接続され
る３３ａのインダクタンス値に関しては、３２に
接続されている他のインダクタンスの中で最大の
インダクタンス値より大きくすることにより、同
様に実用上の効果を得ることが出来る。

このようにした時の２４ａ，２５ａ，３３ａの
インダクタンス値は数nH程度であるので、２４
ａ，２５ａは第２図図示の半導体チツプ２におけ
る接続素子２４，２５の領域にパターンを工夫す
ることにより接続素子の形で形成可能であり、３
３ａは第３図図示の半導体チツプ３上に同様にし
て形成可能である。

第６図に、かくして実現した本発明の構成によ
る高周波高出力トランジスタの一実施例の構造を
示すが、第１図図示の高周波高出力トランジスタ
との相違点は、半導体チツプ２，３が、それぞれ
外形寸法、接続線４１，４２，４３，４４を接続
する電極の配置に変更のない半導体チツプ２ａ，
３ａに置換された点のみで、その他の構造は全く
同一である。

半導体チツプ２ａ，３ａは、第７図、第８図図
示の通りであり、半導体チツプ２ａにおいては、
第２図図示の接続素子２４，２５に代わつて接続
素子２４ａ，２５ａがパターンを変えて形成して
ある。２４，２５のパターンは帯状の直線である
が、２４ａ，２５ａでは折り曲げられた帯状であ
り、こうすることにより、前者のインダクタンス
値が1nH以下であるのに対して後者では数nHに
することが可能になる。半導体チツプ３ａにおい
ては、第３図図示の二つのコンデンサ電極３２の
間を接続素子２４ａないし２５ａと同様な接続素
子３３ａで接続してある。

本願の発明者は以上に説明した本発明の構成を
適用することにより、周波数が900MHzで出力
15Wの高周波高出力トランジスタを得ることが出
来た。これは、従来の構成では出力が10Wであつ
たので、実に50％の出力増大を得たのである。

(g) 発明の効果 以上に説明したように、本発明による構成によ
れば、複数の単位トランジスタ素子を並列に接続
し、然も、各単位トランジスタ素子が充分に機能
した並列動作状態を可能にする高周波高出力トラ
ンジスタの構成を提供することが出来て、単位ト
ランジスタ素子の数を増やさないで出力の増大化
を可能にさせる効果がある。

【図面の簡単な説明】

第１図は従来の高周波高出力トランジスタの一
実施例の構造を示す平面図ａと側断面図ｂ、第２
図はその単位トランジスタ素子を形成した半導体
チツプの拡大平面図、第３図は同じく内部整合回
路のコンデンサを形成した半導体チツプの拡大平
面図、第４図は同じく等価回路図、第５図は本発
明の構成による高周波高出力トランジスタの一実
施例の等価回路図、第６図はその構造を示す平面
図ａと側断面図ｂ、第７図はその単位トランジス
タ素子を形成した半導体チツプの拡大平面図、第
８図は同じく内部整合回路のコンデンサを形成し
た半導体チツプの拡大平面図である。 図面において、１はパツケージ本体、１１は接
地基板、１２は絶縁基板、１３は接地板、１４は
コレクタ端子板、１５は絶縁枠、１６は入力端
子、１７は出力端子、２，２ａ，３，３ａは半導
体チツプ、２１は単位トランジスタ素子、２２は
ベース電極、２３はエミツタ電極、２４，２４
ａ，２５，２５ａ，３３ａは接続素子、３１はコ
ンデンサ、３２はコンデンサ電極、４１，４２，
４３，４４は接続線、５はパツケージ蓋をそれぞ
れ示す。

Claims (1)

1. 【特許請求の範囲】 １ 内部整合回路を介して入力端子に接続された
   ベース又はエミツタと、第１のインダクタンスを
   介して接地されたエミツタ又はベースと、出力端
   子に接続されたコレクタを有する単位トランジス
   タ素子が複数個並列に接続された高周波高出力ト
   ランジスタにおいて、 前記各単位トランジスタ素子のベース電極相互
   間及びエミツタ電極相互間は、第２及び第３のイ
   ンダクタンスを介して接続され、かつ該第２及び
   第３のインダクタンスは、前記第１のインダクタ
   ンスのインダクタンス値より大きいことを特徴と
   する高周波高出力トランジスタ。 ２ 前記内部整合回路は、複数個並列接続されて
   なり、隣り合う該内部整合回路の同一機能の電極
   間は第４のインダクタンスを介して接続され、か
   つ該第４のインダクタンスは、前記内部整合回路
   に接続される他の第５のインダクタンスの中で最
   大のインダクタンス値より大きいインダクタンス
   値を有することを特徴とする特許請求の範囲第１
   項記載の高周波高出力トランジスタ。 ３ 前記複数の単位トランジスタは、同一半導体
   チツプ上に形成されており、前記第２及び第３の
   インダクタンスは、折り曲げられた帯状の導体パ
   ターンで前記半導体チツプ上に形成されているこ
   とを特徴とする特許請求の範囲第１項記載の高周
   波高出力トランジスタ。 ４ 前記複数の内部整合回路は、同一半導体チツ
   プ上に形成されており、前記第４のインダクタン
   スは、折り曲げられた帯状の半導パターンで前記
   半導体チツプ上に形成されていることを特徴とす
   る特許請求の範囲第２項記載の高周波高出力トラ
   ンジスタ。