JPS6364081B2 - - Google Patents
Info
- Publication number
- JPS6364081B2 JPS6364081B2 JP53043596A JP4359678A JPS6364081B2 JP S6364081 B2 JPS6364081 B2 JP S6364081B2 JP 53043596 A JP53043596 A JP 53043596A JP 4359678 A JP4359678 A JP 4359678A JP S6364081 B2 JPS6364081 B2 JP S6364081B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- inductance
- capacitor
- internal matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
Landscapes
- Microwave Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はインピーダンス整合のとれた高周波高
出力増幅用トランジスタに関する。
出力増幅用トランジスタに関する。
高周波高出力トランジスタはバイポーラ形、
FET形ともに単位トランジスタの複数個並列接
続により高出力化が図られており、高周波化およ
び高出力化されるに従つて、素子の入力及び出力
インピーダンスは減少する。このため従来より、
素子容器内にMOSチツプコンデンサと、ボンデ
イングワイアによるインダクタンスおよびマイク
ロストリツプ線路等によつて、整合回路を構成す
る、いわゆる内部整合回路が採用されており、こ
れにより外部線路のインピーダンス値の50Ωに近
ずける様インピーダンス変換が行われている。し
かし、この内部整合回路はインピーダンスを外部
線路インピーダンスに近ずけて、外部でのインピ
ーダンス整合を容易にするためにのみ用いられて
いるのではなく、トランジスタチツプに近接して
インピーダンス変換が可能であるために、内部整
合回路でない場合に生じるトランジスタチツプと
素子容器を接続するボンデイングワイアの比較的
大きなインダクタンスにより素子の動作Ｑが高く
なり、その結果周波帯域が狭められることをも防
止することができる。このため、広い周波数帯域
特性が要求される素子には、内部整合回路は不可
欠なものであり、2GHz〜4GHz帯では、内部整合
回路がないバイポーラトランジスタの場合には数
10MHzの帯域しか実現できなかつたものが、内部
整合回路を設けることにより数倍の広帯域特性が
実現できる。従来一般に用いられている内部整合
回路は一般にボンデイングワイアによる直列のイ
ンダクタンスに対して並列にチツプコンデンサー
を接続したＴ形回路か又はその後続接続による多
段回路からなり、ローパスフイルター形式となつ
ている。従つてトランジスタチツプのインピーダ
ンスが抵抗成分の場合は上述の様に広帯域化が可
能であるが、接地用ボンデイングワイアーや、素
子容器の寄生素子等による、接地インダクタンス
が無視できない場合には、トランジスタチツプの
入力インピーダンスが誘導性となる。この様な場
合はトランジスタチツプ自体でかなり大きな値の
操作Ｑを有することになり、従来のローパス形内
部整合回路では、この動作Ｑ値を低くすることは
不可能となり、広帯域化の限界が生じる。接地イ
ンダクタンスは高周波になる程、その影響が顕著
となるたみ、4GHz以上の高い周波数において、
従来の内部整合回路によつて動作周波数の10％程
度かそれ以上広い周波数帯域特性を実現すること
は困難となる。
FET形ともに単位トランジスタの複数個並列接
続により高出力化が図られており、高周波化およ
び高出力化されるに従つて、素子の入力及び出力
インピーダンスは減少する。このため従来より、
素子容器内にMOSチツプコンデンサと、ボンデ
イングワイアによるインダクタンスおよびマイク
ロストリツプ線路等によつて、整合回路を構成す
る、いわゆる内部整合回路が採用されており、こ
れにより外部線路のインピーダンス値の50Ωに近
ずける様インピーダンス変換が行われている。し
かし、この内部整合回路はインピーダンスを外部
線路インピーダンスに近ずけて、外部でのインピ
ーダンス整合を容易にするためにのみ用いられて
いるのではなく、トランジスタチツプに近接して
インピーダンス変換が可能であるために、内部整
合回路でない場合に生じるトランジスタチツプと
素子容器を接続するボンデイングワイアの比較的
大きなインダクタンスにより素子の動作Ｑが高く
なり、その結果周波帯域が狭められることをも防
止することができる。このため、広い周波数帯域
特性が要求される素子には、内部整合回路は不可
欠なものであり、2GHz〜4GHz帯では、内部整合
回路がないバイポーラトランジスタの場合には数
10MHzの帯域しか実現できなかつたものが、内部
整合回路を設けることにより数倍の広帯域特性が
実現できる。従来一般に用いられている内部整合
回路は一般にボンデイングワイアによる直列のイ
ンダクタンスに対して並列にチツプコンデンサー
を接続したＴ形回路か又はその後続接続による多
段回路からなり、ローパスフイルター形式となつ
ている。従つてトランジスタチツプのインピーダ
ンスが抵抗成分の場合は上述の様に広帯域化が可
能であるが、接地用ボンデイングワイアーや、素
子容器の寄生素子等による、接地インダクタンス
が無視できない場合には、トランジスタチツプの
入力インピーダンスが誘導性となる。この様な場
合はトランジスタチツプ自体でかなり大きな値の
操作Ｑを有することになり、従来のローパス形内
部整合回路では、この動作Ｑ値を低くすることは
不可能となり、広帯域化の限界が生じる。接地イ
ンダクタンスは高周波になる程、その影響が顕著
となるたみ、4GHz以上の高い周波数において、
従来の内部整合回路によつて動作周波数の10％程
度かそれ以上広い周波数帯域特性を実現すること
は困難となる。
本発明の目的は上述のような従来の内部整合回
路が有している欠点を解決して、周波数帯域の限
界を大幅に拡大できる内部整合回路をもつ高周波
高出力トランジスタを提供することにある。
路が有している欠点を解決して、周波数帯域の限
界を大幅に拡大できる内部整合回路をもつ高周波
高出力トランジスタを提供することにある。
本発明によれば内部整合回路用チツプコンデン
サはローパス形としての並列接続のみならず、直
列接続が構成可能となる。このようにしてトラン
ジスタチツプの有していた誘導性インピーダンス
成分を直列に接続した静電容量によつて相殺し、
周波数帯域の限界を大幅に拡大できる。
サはローパス形としての並列接続のみならず、直
列接続が構成可能となる。このようにしてトラン
ジスタチツプの有していた誘導性インピーダンス
成分を直列に接続した静電容量によつて相殺し、
周波数帯域の限界を大幅に拡大できる。
つぎに本発明の原理と特徴がより良く理解され
るように回面を参照して、本発明についてさらに
詳しく説明する。
るように回面を参照して、本発明についてさらに
詳しく説明する。
まず第１図は従来の広帯域特性を目的とした２
段形内部整合回路の一実施例であり、トランジス
タチツプの抵抗成分１と接地インダクタンス成分
２に内部整合回路素子であるボンデイング線によ
るインダクタンス３と４およびチツプコンデンサ
による静電容量５と６、又チツプコンデンサ６と
素子の入力リードを接続するためのボンデイング
ワイアのインダクタンス７、さらに素子容器の入
力端子メタライズから生ずる イクロストリツプ
ライン成分８が接続されて、インピーダンス変換
がなされている。この方法によると帯域幅BWは
近以的に下式で表わされる。即ち BWR1／WL2＋WL3 ここでR1はトランジスタチツプの抵抗成分 WL2はトランジスタチツプのリアクタンス成
分 WL3はボンデイングワイアによるリアクタン
ス成分 とする。
段形内部整合回路の一実施例であり、トランジス
タチツプの抵抗成分１と接地インダクタンス成分
２に内部整合回路素子であるボンデイング線によ
るインダクタンス３と４およびチツプコンデンサ
による静電容量５と６、又チツプコンデンサ６と
素子の入力リードを接続するためのボンデイング
ワイアのインダクタンス７、さらに素子容器の入
力端子メタライズから生ずる イクロストリツプ
ライン成分８が接続されて、インピーダンス変換
がなされている。この方法によると帯域幅BWは
近以的に下式で表わされる。即ち BWR1／WL2＋WL3 ここでR1はトランジスタチツプの抵抗成分 WL2はトランジスタチツプのリアクタンス成
分 WL3はボンデイングワイアによるリアクタン
ス成分 とする。
従つて、この回路形式で帯域幅を大きくするた
めの内部整合回路素子としてはボンデイング線の
インダクタンス成分L3を可能な限り小さくする
ことのみであり、自ずと限界が生ずる。
めの内部整合回路素子としてはボンデイング線の
インダクタンス成分L3を可能な限り小さくする
ことのみであり、自ずと限界が生ずる。
第２図は本発明の内部整合回路用チツプコンデ
ンサを用いた高周波出出力トランジスタの一例を
示し、並列接続の静電容量５に加えて、直列接続
の静電容量９およびこの容量に並列にさらにイン
ダクタンス１０が設けられている。インダクタン
ス１０のインピーダンス値を静電容量９のインピ
ーダンス値に対してチヨークコイルとして働くよ
うに比較的大きな値に選定しておくことにより、
静電容量９によりトランジスタチツプの接地イン
ダクタンス成分２とボンデイングワイアのインダ
クタンス３を相殺することができるため、回路の
動作Ｑを静電容量９の値の選定により自由に選ぶ
ことが可能となり、従来の回路に比して大幅な広
帯域特性が実現できる。
ンサを用いた高周波出出力トランジスタの一例を
示し、並列接続の静電容量５に加えて、直列接続
の静電容量９およびこの容量に並列にさらにイン
ダクタンス１０が設けられている。インダクタン
ス１０のインピーダンス値を静電容量９のインピ
ーダンス値に対してチヨークコイルとして働くよ
うに比較的大きな値に選定しておくことにより、
静電容量９によりトランジスタチツプの接地イン
ダクタンス成分２とボンデイングワイアのインダ
クタンス３を相殺することができるため、回路の
動作Ｑを静電容量９の値の選定により自由に選ぶ
ことが可能となり、従来の回路に比して大幅な広
帯域特性が実現できる。
第３図は本回路に用いられるMOS形チツプコ
ンデンサーの構造を示し、第３図ａは断面図を同
図ｂは平面図を示す。
ンデンサーの構造を示し、第３図ａは断面図を同
図ｂは平面図を示す。
高不純物濃度のシリコン基板１１上に二酸化シ
リコン等の誘導体１２を形成し、その上に電極用
金属１３を、さらに誘導体１４を介して他の電極
用金属１５を形成して成る。
リコン等の誘導体１２を形成し、その上に電極用
金属１３を、さらに誘導体１４を介して他の電極
用金属１５を形成して成る。
また第４図は上述のチツプコンデンサをセラミ
ツクで形成した例を示し、裏面電極１６を有する
高誘電体セラミツク基板１７上に表面電極用金属
１３を結成し、その上に誘導体１４を介して、他
の電極用金属１５を形成して成る。
ツクで形成した例を示し、裏面電極１６を有する
高誘電体セラミツク基板１７上に表面電極用金属
１３を結成し、その上に誘導体１４を介して、他
の電極用金属１５を形成して成る。
第５図は本発明による内部整合回路を有する高
周波高出力トランジスタの一実施例を示す。同図
Ａは断面図を示し、同図Ｂは平面図を示す。熱伝
導率の良好なるベリリア等のセラミツク基板１８
は裏面および側面にメタライズ１９が施こされ、
これを接地電極となす。メタライズ１９は表面上
も施こされ、トランジスタチツプ２０の搭載部で
あるコレクタメタライズ部２１を絶縁した形でと
りまく。チツプコンデンサー２２および第２図の
インダクタンスを形成するチヨークコイル基板２
３も接地メタライズ１９上に搭載され、各部品は
ボンデイングワイア、２４，２５，２６，２７，
２８により接続される。ボンデイングワイア２４
はコレクタメタライズ部と出力リード用メタライ
ズ２９を接続し、ワイア２５はトランジスタチツ
プの接続電極と素子容器の接地メタライズ１９を
接続するもので、第２図の接地インダクタンスの
大半がこのボンデイング線によるインダクタンス
により生じる。またワイア２６はトランジスタチ
ツプの入力電極とチツプコンデンサーの電極１５
に接続し、インダクタンス３を生じる。ワイア２
７は、チツプコンデンサの電極１３と入力リード
用メタライズ３０を接続し、インダクタンス４を
生じる。さらにワイヤ２８はチツプコンデンサー
の表面電極間に並列にコイル基板２３を接続する
もので、チヨークとしての大きなインダクタンス
１０を形成するために用いられている。以上の構
成により広帯域化高周波高出力トランジスタが実
現できるが、更に広帯域化を図るためには第６図
の如き等価回路を構成することも可能である。
周波高出力トランジスタの一実施例を示す。同図
Ａは断面図を示し、同図Ｂは平面図を示す。熱伝
導率の良好なるベリリア等のセラミツク基板１８
は裏面および側面にメタライズ１９が施こされ、
これを接地電極となす。メタライズ１９は表面上
も施こされ、トランジスタチツプ２０の搭載部で
あるコレクタメタライズ部２１を絶縁した形でと
りまく。チツプコンデンサー２２および第２図の
インダクタンスを形成するチヨークコイル基板２
３も接地メタライズ１９上に搭載され、各部品は
ボンデイングワイア、２４，２５，２６，２７，
２８により接続される。ボンデイングワイア２４
はコレクタメタライズ部と出力リード用メタライ
ズ２９を接続し、ワイア２５はトランジスタチツ
プの接続電極と素子容器の接地メタライズ１９を
接続するもので、第２図の接地インダクタンスの
大半がこのボンデイング線によるインダクタンス
により生じる。またワイア２６はトランジスタチ
ツプの入力電極とチツプコンデンサーの電極１５
に接続し、インダクタンス３を生じる。ワイア２
７は、チツプコンデンサの電極１３と入力リード
用メタライズ３０を接続し、インダクタンス４を
生じる。さらにワイヤ２８はチツプコンデンサー
の表面電極間に並列にコイル基板２３を接続する
もので、チヨークとしての大きなインダクタンス
１０を形成するために用いられている。以上の構
成により広帯域化高周波高出力トランジスタが実
現できるが、更に広帯域化を図るためには第６図
の如き等価回路を構成することも可能である。
第６図で破線により囲まれた部分は単体のチツ
プコンデンサーによつて構成されるものであり、
MOS形チツプコンデンサーの場合の断面図が第
７図に示されている。セラミツク形の場合も同様
であり、電極１５を下層電極１３の領域から外側
へはみ出させた構造となり、その部分により静電
容量３１が形成される。
プコンデンサーによつて構成されるものであり、
MOS形チツプコンデンサーの場合の断面図が第
７図に示されている。セラミツク形の場合も同様
であり、電極１５を下層電極１３の領域から外側
へはみ出させた構造となり、その部分により静電
容量３１が形成される。
第８図はこれらの内部整合回路の4GHz帯での
帯域特性を示すもので、トランジスタチツプのイ
ンピーダンセが誘導性インピーダンス1.5＋j8と
仮定した場合の理論的計算結果である。曲線３２
は従来の場合、曲線３３は本発明による第２図の
等価回路の場合、また曲線３４は第６図によるさ
らに広帯域化を図つた等価回路の場合であり、大
幅な改善が見られている。
帯域特性を示すもので、トランジスタチツプのイ
ンピーダンセが誘導性インピーダンス1.5＋j8と
仮定した場合の理論的計算結果である。曲線３２
は従来の場合、曲線３３は本発明による第２図の
等価回路の場合、また曲線３４は第６図によるさ
らに広帯域化を図つた等価回路の場合であり、大
幅な改善が見られている。
なお本実施例ではバイポーラ形トランジスタに
ついて説明したが、FETでも同様な効果がある
ことは明らかであり、またチツプコンデンサー電
極パターｂについても調整を行なうために実際に
は多電極化する方が都合がよく、さらにチヨーク
としてのコイル基板も4GHz以上においては数nH
以上あれば可能なため、ボンデイング線を通当な
アイランド上のメタライズを利用してループ状に
配線して代えることも可能であり、これらのこと
が本発明を限定するものではない。
ついて説明したが、FETでも同様な効果がある
ことは明らかであり、またチツプコンデンサー電
極パターｂについても調整を行なうために実際に
は多電極化する方が都合がよく、さらにチヨーク
としてのコイル基板も4GHz以上においては数nH
以上あれば可能なため、ボンデイング線を通当な
アイランド上のメタライズを利用してループ状に
配線して代えることも可能であり、これらのこと
が本発明を限定するものではない。
第１図は従来の内部整合回路を有する高周波高
出力トランジスタの入力側等価回路図の一例を、
第２図は本発明による内部整合回路を有する高周
波高出力トランジスタの入力側等価回路の一実施
例を、第３図Ａは本発明による内部整合回路に用
いられるMOS形チツプコンデンサーの構造を示
す断面図を、同図Ｂはその平面図を、第４図Ａは
本発明による内部整合回路に用いられるセラミツ
ク製のチツプコンデンサーの構造を示す断面図
を、同図Ｂはその平面図を、第５図Ａは本発明に
よる内部整合回路を有する高周波高出力トランジ
スタの一実施例の断面図を、同図Ｂはその平面図
を、第６図は本発明による内部整合回路を有する
高周波高出力トランジスタの入力側等価回路の他
の実施例を、第７図は本発明による内部整合回路
に用いられるMOS形チツプコンデンサーの他の
実施例の構造を示す断面図を、第８図は、内部整
合回路の周波数帯域特性を示す計算結果を示す特
性曲線図である。 １……トランジスタチツプの抵抗成分、２……
トランジスタチツプの接地インダクタンス成分、
３，４，７……ボンデイング線のインダクタン
ス、５，６……コンデンサによる静電容量、９…
…静電容量、１０……インダクタンス、１１……
シリコン基板、１２，１４……誘電体、１３，１
５……電極用金属、１６……裏面電極、１７，１
８……セラミツク基板、１９……メタライズ、２
０……トランジスタチツプ、２１……コレクタメ
タライズ部、２２……チツプコンデンサ、２３…
…コイル基板、２４〜２８……ボンデイングワイ
ヤ、２９，３０……リード用メタライズ。
出力トランジスタの入力側等価回路図の一例を、
第２図は本発明による内部整合回路を有する高周
波高出力トランジスタの入力側等価回路の一実施
例を、第３図Ａは本発明による内部整合回路に用
いられるMOS形チツプコンデンサーの構造を示
す断面図を、同図Ｂはその平面図を、第４図Ａは
本発明による内部整合回路に用いられるセラミツ
ク製のチツプコンデンサーの構造を示す断面図
を、同図Ｂはその平面図を、第５図Ａは本発明に
よる内部整合回路を有する高周波高出力トランジ
スタの一実施例の断面図を、同図Ｂはその平面図
を、第６図は本発明による内部整合回路を有する
高周波高出力トランジスタの入力側等価回路の他
の実施例を、第７図は本発明による内部整合回路
に用いられるMOS形チツプコンデンサーの他の
実施例の構造を示す断面図を、第８図は、内部整
合回路の周波数帯域特性を示す計算結果を示す特
性曲線図である。 １……トランジスタチツプの抵抗成分、２……
トランジスタチツプの接地インダクタンス成分、
３，４，７……ボンデイング線のインダクタン
ス、５，６……コンデンサによる静電容量、９…
…静電容量、１０……インダクタンス、１１……
シリコン基板、１２，１４……誘電体、１３，１
５……電極用金属、１６……裏面電極、１７，１
８……セラミツク基板、１９……メタライズ、２
０……トランジスタチツプ、２１……コレクタメ
タライズ部、２２……チツプコンデンサ、２３…
…コイル基板、２４〜２８……ボンデイングワイ
ヤ、２９，３０……リード用メタライズ。
Claims (1)
- １ 同一容器内にトランジスタ素子とこの素子の
入力または出力電極側に設けられ、一端が接地さ
れたコンデンサを有するローパスフイルタ型内部
整合回路とを備えた高周波トランジスタにおい
て、前記トランジスタ素子の前記入力または出力
電極と前記コンデンサの他端との間に静電容量素
子が接続され、この静電容量素子に対して並列に
チヨークコイルとして機能するインダクタンス素
子が接続されており、前記トランジスタ素子の前
記入力または出力インピーダンスのインダクタン
ス成分を相殺するように前記静電容量素子の容量
値を設定することによつて帯域特性を広げ、さら
に前記コンデンサは接地された一方の電極、この
電極上に形成された第１の誘電体層およびこの誘
電体層上に形成された第２の電極を含んで構成さ
れ、前記静電容量素子は前記コンデンサの前記第
２の電極を一方の電極としてこの上に形成された
第２の誘電体層およびこの誘電体層上に形成され
た他方の電極を含んで構成されていることを特徴
とする高周波トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4359678A JPS54134976A (en) | 1978-04-12 | 1978-04-12 | High-frequency transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4359678A JPS54134976A (en) | 1978-04-12 | 1978-04-12 | High-frequency transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54134976A JPS54134976A (en) | 1979-10-19 |
| JPS6364081B2 true JPS6364081B2 (ja) | 1988-12-09 |
Family
ID=12668176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4359678A Granted JPS54134976A (en) | 1978-04-12 | 1978-04-12 | High-frequency transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54134976A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395993A (ja) * | 1989-09-07 | 1991-04-22 | Matsushita Electric Ind Co Ltd | フロントパネル取付構造 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04282908A (ja) * | 1991-03-12 | 1992-10-08 | Matsushita Electric Ind Co Ltd | 高域通過フィルタ及びこれを用いた多段増幅器 |
| JPH05327371A (ja) * | 1992-05-15 | 1993-12-10 | Mitsubishi Electric Corp | Ｆｅｔ増幅器 |
| JP6164721B2 (ja) * | 2012-11-09 | 2017-07-19 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031103B2 (ja) * | 1975-12-15 | 1985-07-20 | 日本電気株式会社 | 高周波用高出力トランジスタ装置 |
| JPS52127732A (en) * | 1976-04-19 | 1977-10-26 | Nec Corp | High output transistor unit for high frequency |
-
1978
- 1978-04-12 JP JP4359678A patent/JPS54134976A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395993A (ja) * | 1989-09-07 | 1991-04-22 | Matsushita Electric Ind Co Ltd | フロントパネル取付構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54134976A (en) | 1979-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164683A (en) | RF amplifier assembly | |
| US5352998A (en) | Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate | |
| US7372334B2 (en) | Output match transistor | |
| US5760650A (en) | Coplanar waveguide amplifier | |
| US5233313A (en) | High power field effect transistor amplifier | |
| US4213141A (en) | Hybrid transistor | |
| US4298846A (en) | Semiconductor device | |
| JP2001111364A (ja) | マイクロ波増幅器 | |
| JP2000312122A (ja) | 高周波入力整合回路装置及び高周波出力整合回路装置及び、半導体集積回路 | |
| JP2738701B2 (ja) | 高周波増幅回路 | |
| JPS6114183Y2 (ja) | ||
| US4267520A (en) | Hybrid component for very high frequency amplification | |
| US20220293550A1 (en) | Semiconductor device | |
| JPS584483B2 (ja) | 高周波高出力トランジスタ増幅器 | |
| JPS6032749Y2 (ja) | チップ形静電容量素子 | |
| JPS6114182Y2 (ja) | ||
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| US12401325B2 (en) | Doherty amplifier | |
| JP2986391B2 (ja) | 高周波半導体装置 | |
| JPS6035247Y2 (ja) | 半導体装置 | |
| JPS6114671B2 (ja) | ||
| JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 | |
| JPH0363315B2 (ja) | ||
| JPS582058Y2 (ja) | 半導体接地装置 |