JPH01295184A - 遅延発生装置 - Google Patents

遅延発生装置

Info

Publication number
JPH01295184A
JPH01295184A JP63126597A JP12659788A JPH01295184A JP H01295184 A JPH01295184 A JP H01295184A JP 63126597 A JP63126597 A JP 63126597A JP 12659788 A JP12659788 A JP 12659788A JP H01295184 A JPH01295184 A JP H01295184A
Authority
JP
Japan
Prior art keywords
data
delay
holding device
output
data holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63126597A
Other languages
English (en)
Other versions
JP2719684B2 (ja
Inventor
Naoyoshi Watanabe
直良 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP63126597A priority Critical patent/JP2719684B2/ja
Priority to EP89109091A priority patent/EP0343537B1/en
Priority to DE68913807T priority patent/DE68913807T2/de
Priority to US07/354,775 priority patent/US4998025A/en
Publication of JPH01295184A publication Critical patent/JPH01295184A/ja
Application granted granted Critical
Publication of JP2719684B2 publication Critical patent/JP2719684B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/78—Generating a single train of pulses having a predetermined pattern, e.g. a predetermined number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels
    • H03K2005/00247—Layout of the delay element using circuits having two logic levels using counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels
    • H03K2005/0026—Layout of the delay element using circuits having two logic levels using memories or FIFO's

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばＩＣ試験装置等に利用することができ
る遅延発生装置に関する。
「従来の技術」 ＩＣ試験装置は第３図に示すようにタイミング発生器Ｔ
Ｇと、このタイミング発生器ＴＧから出力される周期デ
ータに従って試験パターン信号を出力するパターン発生
器ＰＣと、このパターン発生器ＰＧから出力される試験
パターン信号を実波形に変換して被試験素子ＤＵＴに与
える波形発生器ＦＭと、被試験素子Ｉ）ＵＴから出力さ
れる応答出力信号を取込むデータランチ回路ＬＨと、こ
のデータランチ回路ＬＨにラッチされた応答出力信号と
、パターン発生器ＰＣから出力される期待値パターンと
を比較して被試験素子ＤＯＴの良否を判定する論理比較
器ＬＣとによって構成される。
タイミング発生器ＴＧには予めパターン信号の発生周期
を規定する周期データＡ、Ｂ、Ｃ・・・と、遅延データ
に＋、Ｋｚ、Ｋａ・・・が設定され、周期データＡ、Ｂ
、Ｃ・・・によって規定される周期に従ってタイミング
信号ＰＡ、ＰＢ、ＰＣ・・・が出力され、このタイミン
グ信号ＰＡ、ＰＢ、ＰＣ・・・に従ってパターン発生器
ＰＧからパターン信号が出力される。
また遅延データＫ　Ｉ、　Ｋ　ｚ、　Ｋ　ｚ・・・は各
パターン発生周期に対応して設定され、被試験素子ＤＵ
Ｔの応答出力信号が出力されるタイミングに合致するよ
うに遅延時間が設定され、設定されたタイミングでスト
ローブパルスＳＡ、ＳＢ、ＳＣ・・・がラッチ回路ＬＨ
に与えられる。
通常は第４図に示すようにストローブパルスＳＡ、ＳＢ
、ＳＣ・・・の発生タイミングはパターン発生周期Ａ、
Ｂ、Ｃ・・・の各周期内に納まる遅延時間Ｋ　＋、　Ｋ
　ｚ、　Ｋ　３・・・に設定されるが、例えば第５図に
示すように周期データＡが短かい時間に設定されたこと
によってストローブパルスＳＡの発生タイミングが次の
周期に食い込むことかある。このような場合、従来は遅
延データに、にＮＥＸＴと云うフラグを立て、遅延デー
タはＫ　＋　　Ａ　＝　Ｍ　＋を算出し、次の周期の先
頭のタイミングがらＭ、遅延した時点でストローブパル
スＳＡを発生させている。
「発明が解決しようとする課題」 ストローブパルスＳＡ、ＳＢ、ＳＣ・・・を対応する周
期の範囲から外れた周期で発生させるためにはＮＥＸＴ
フラグを立て次の周期の先頭のタイミングを起点にして
遅延時間Ｍ、を規定しているから、遅延可能な長さは少
なくとも次の周期の範囲に限られる。
このため応答信号が数周期も遅れて出力される例えば中
央演算処理装置のような素子を試験することができない
欠点が生じる。
この発明の目的は任意の周期分遅れてストローブパルス
を発生させることができる遅延発生装置を提供しようと
するものである。
「課題を解決するための手段」 この発明では、試験パターン信号の発生周期を規定する
ための周期データを保持する周期データ保持装置と、 試験パターン信号の発生タイミングから遅延時間を規定
する遅延データを保持する遅延データ保持装置と、 周期データ保持装置から周期データが続出される毎にそ
の累積加算値をそのとき出力されている遅延データから
減算する演算装置と、 この演算装置の演算結果が極性反転したとき、その一つ
前の演算結果を遅延データとして取込み、次のパターン
発生周期の先頭のタイミングから、この取込んだ遅延デ
ータの値だけ遅延したタイミングでパルスを発生する遅
延パルス発生器と、によって遅延発生装置を構成したも
のである。
この発明の構成によれば遅延データから周期データを累
積して減算し、その演算結果の極性が反転したことを検
出して遅延パルスの発生周期位置を規定し、その発生周
期位置で一つ前の周期における演算結果を遅延データと
して利用し、次のパターン発生の先頭のタイミングを基
準にこの遅延データの値だけ遅延したタイミングで遅延
パルスを発生する。
従って遅延データ値は複数のパターン発生周期を含む長
さの値に設定しても設定した遅延時間に遅延パルスを発
生させることができる。
この結果パターンの発生タイミングから数周期遅れたタ
イミングで応答信号を出力する素子でも試験を行なうこ
とができる。
「実施例」 第１図にこの発明の一実施例を示す。第１図はタイミン
グ発注器ＴＧの一部分を示す。図中１は周期データ保持
装置を示す。この周期データ保持装置工には予め被試験
素子に与える試験パターン信号の周期データＡ、Ｂ、Ｃ
・・・が入力され記憶されている。
この周期データＡ、Ｂ、Ｃ・・・は制御器３から与えら
れるアドレス信号によって第２図Ａに示すように読出さ
れパルス発生器４に与えられる。
パルス発生器４は与えられた周期データＡ、Ｂ。
Ｃ・・・に従って第２図Ｂに示すパルスＰＡ、ＰＢ。
ＰＣ・・・を発生する。このパルスＰＡ、ＰＢ、ＰＣ・
・・がパターン発生器ＰＧ（第３図参照）に与えられ、
パルスＰＡ、ＰＢ、ＰＣ・・・の周期に従って試験パタ
ーン信号を発生する。
一方２は遅延データ保持装置を示す。この遅延データ保
持袋ｗ２には被試験素子の応答遅れに相当する遅延時間
に、、に２．に、・・・が記憶されており、試験開始時
に第１番目の遅延データに、　　（第２図Ｃ）が読出さ
れ、演算装置５に入力される。
演算装置５は減算器５Ａと、マルチプレクサ５Ｂと、デ
ータ保持装置５Ｃと、ゲート５Ｄ、５Ｅ等によって構成
することができる。
演算器５Ａの一方の入力端子Ａにはデータ保持装置５Ｃ
の保持データを与え、他方の入力端子Ｂには周期データ
保持装置１から読出される周期データを与える。
減算器５Ａの出力端子Ｃには入力端子Ａに入力したデー
タ保持装置５Ｃの保持データから周期データ保持装置１
の読出データＡ、Ｂ、Ｃ・・・を減算した値が出力され
る。
マルチプレクサ５Ｂは遅延データ保持装置２が読出され
るタイミングにおいてだけ入力端子Ｂを選択し、遅延デ
ータＫＩをデータ保持装置５Ｃに与え、データ保持装置
５Ｃに遅延データに１を保持する。
遅延データに、はデータ保持装置５Ｃに取込まれるのと
同時に減算器５Ａの入力端子Ａに与えられる。
ここで周期データＡが読出されると減算器５Ａはデータ
保持装置５Ｃに保持されたデータから周期データＡを減
算した演算結果Ｋｌ　−Ａ　（第２図Ｄ）を出力する。
この演算結果Ｋｌ　−Ａはマルチプレクサ５Ｂで選択さ
れてデータ保持装置５Ｃに取込まれる。従ってデータ保
持装置５Ｃに保持されるデータはＫＩからに、−Ａに更
新される。
更新されたデータは減算器５Ａの入力端子Ａに与えられ
る。周期データＢが読出されると、減算器５ＡはＫｌ−
Ａ−Ｂを出力する。この演算結果Ｋｌ　−Ａ−Ｂがデー
タ保持装置５Ｃに取込まれるこのようにして周期データ
Ａ、Ｂ、Ｃ・・・が読出される毎に遅延データから周期
データの累積値が減算される。
減算器５Ａは極性判別出力端子りを具備している。この
極性判別出力端子りは演算結果かに＋　−Ａ−Ｂ＞０で
ある間はＬ論理を出力し、ＫＩ　Ａ−Ｂ〈０に反転する
と、出力端子りはＨ論理となる。
この結果極性判別出力端子りがＬ論理を出力している間
ゲート５Ｄが開の状態に制御され、制御器５から与えら
れるパルスをデータ保持装置５Ｃのラッチパルス入力端
子に与える。また極性判別出力端子りの出力がＨ論理に
反転するとゲー）５Ｄが閉じられ、データ保持装置５Ｃ
はデータランチパルスの供給が停止される。これに代っ
てゲート５Ｅが開かれ、遅延パルス発生器６に設けたデ
ータ保持装置６Ａにラッチパルスを与える。この結果遅
延パルス発生器６のデータ保持装置６Ａにば減算器５Ａ
の極性判別出力が第２図Ｅに示すように正に反転する前
の状態の演算結果が保持される。
図の例ではに、　−Ａ−Ｂ−Ｃ−Ｄをデータ保持装置６
Ａに保持した場合を示す。従って遅延パルス発生器６は
周期りの先頭位置からＫｌ　−Ａ−Ｂ−Ｃ−Ｄのタイミ
ング位置で遅延パルスＰＫを出力する。
「発明の効果」 以上説明したようにこの発明によれば遅延データを周期
データによって累積減算し、その演算結果の極性が反転
したことを検出して遅延パルスを発生させるべき周期位
置を検出し、この周期位置の先頭から減算結果として得
られる遅延データの値に対応した位置で遅延パルスを発
生させる構成としたから遅延時間が周期データの数周期
分に及ぶ長い時間でも正確に遅延パルスを発生させるこ
とができる。
よって応答出力信号が試験パターン印加後、数周期遅れ
て出力される中央演算処理装置のような素子を試験する
ことができる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示すブロック図、第２図
はその動作を説明するための波形図、第３図はＩＣ試験
装置の概要を説明するためのプロソり図、第４図及び第
５図は従来の技術を説明するための波形図である。 ＴＧ：タイミング発生器、に周期データ保持装置、２：
遅延データ保持装置、３：制御器、４：パルス発生器、
５：演算装置、６：遅延パルス発生器。 特許出願人二株式会社アトハンチスト

Claims (1)

    【特許請求の範囲】
  1. （１）Ａ、試験パターン信号の発生周期を規定するため
    の周期データを保持する周期データ保持装置と、 Ｂ、試験パターン信号の発生タイミングからの遅延時間
    を規定する遅延データを保持する遅延データ保持装置と
    、 Ｃ、上記周期データ保持装置から周期データが読出され
    る毎にその累積加算値をそのとき出力されている遅延デ
    ータから減算する演算装置と、 Ｄ、この演算装置の演算結果が極性反転したとき、その
    一つ前の演算結果を遅延データとして取込み次のパター
    ン発生周期の先頭のタイミングからこの取込んだ遅延デ
    ータの値だけ遅延したタイミングでパルスを発生する遅
    延パルス発生器と、 によって構成した遅延発生装置。
JP63126597A 1988-05-23 1988-05-23 遅延発生装置 Expired - Lifetime JP2719684B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63126597A JP2719684B2 (ja) 1988-05-23 1988-05-23 遅延発生装置
EP89109091A EP0343537B1 (en) 1988-05-23 1989-05-19 Timing generator
DE68913807T DE68913807T2 (de) 1988-05-23 1989-05-19 Taktgeber.
US07/354,775 US4998025A (en) 1988-05-23 1989-05-22 Device for generating strobe pulses with a desired timing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63126597A JP2719684B2 (ja) 1988-05-23 1988-05-23 遅延発生装置

Publications (2)

Publication Number Publication Date
JPH01295184A true JPH01295184A (ja) 1989-11-28
JP2719684B2 JP2719684B2 (ja) 1998-02-25

Family

ID=14939127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63126597A Expired - Lifetime JP2719684B2 (ja) 1988-05-23 1988-05-23 遅延発生装置

Country Status (4)

Country Link
US (1) US4998025A (ja)
EP (1) EP0343537B1 (ja)
JP (1) JP2719684B2 (ja)
DE (1) DE68913807T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321702A (en) * 1989-10-11 1994-06-14 Teradyne, Inc. High speed timing generator
JP2915945B2 (ja) * 1990-01-12 1999-07-05 株式会社アドバンテスト メモリ試験装置
JPH0816857B2 (ja) * 1990-07-20 1996-02-21 富士通株式会社 クロック制御装置
US5212443A (en) * 1990-09-05 1993-05-18 Schlumberger Technologies, Inc. Event sequencer for automatic test equipment
US5225772A (en) * 1990-09-05 1993-07-06 Schlumberger Technologies, Inc. Automatic test equipment system using pin slice architecture
US5293080A (en) * 1990-10-09 1994-03-08 Hewlett-Packard Company Method and apparatus for generating test waveforms to be applied to a device under test
FR2684208B1 (fr) * 1990-10-30 1995-01-27 Teradyne Inc Circuit destine a fournir une information de periode.
DE59010430D1 (de) * 1990-12-28 1996-08-29 Ibm Programmgesteuertes Verfahren und Anordnung zur Erzeugung von Impulsen in aufeinanderfolgenden Impulsintervallen
FR2671261B1 (fr) * 1991-01-04 1993-04-02 Tecnoma Appareillage de traitement du sol ou de la vegetation, comprenant une rampe pouvant pivoter par rapport a des axes longitudinal et transversal.
US5272390A (en) * 1991-09-23 1993-12-21 Digital Equipment Corporation Method and apparatus for clock skew reduction through absolute delay regulation
US5321315A (en) * 1992-03-09 1994-06-14 Eastman Kodak Company Tracking control pulse generation for variable frame rate CCD sensors for electronic imaging applications
CA2127192C (en) * 1993-07-01 1999-09-07 Alan Brent Hussey Shaping ate bursts, particularly in gallium arsenide
EP0686917A1 (en) * 1994-06-07 1995-12-13 International Business Machines Corporation Apparatus for processing a series of timing signals
US5867050A (en) * 1995-12-28 1999-02-02 Ando Electric Co., Ltd. Timing generator circuit
GB9910943D0 (en) * 1999-05-11 1999-07-14 Sgs Thomson Microelectronics Response time measurement
US7294998B2 (en) * 2002-12-13 2007-11-13 Advantest Corp. Timing generation circuit and semiconductor test device having the timing generation circuit
KR100590204B1 (ko) * 2003-11-04 2006-06-15 삼성전자주식회사 온-칩 셋업/홀드 측정 회로를 포함한 집적 회로 장치
GB0413146D0 (en) * 2004-06-12 2004-07-14 Texas Instruments Ltd Comparator for circuit testing
JP4463173B2 (ja) * 2005-09-14 2010-05-12 株式会社アドバンテスト 試験装置、試験方法、プログラム、及び記録媒体
US8295182B2 (en) 2007-07-03 2012-10-23 Credence Systems Corporation Routed event test system and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215123A (ja) * 1982-06-07 1983-12-14 Advantest Corp 多相タイミング発生装置
JPS5997065A (ja) * 1982-11-25 1984-06-04 Advantest Corp 論理回路試験装置の試験パタ−ン発生装置
AU2592384A (en) * 1983-03-26 1984-09-27 Itt Industries, Inc. Digital horizontal synchronization
US4849702A (en) * 1983-08-01 1989-07-18 Schlumberger Techologies, Inc. Test period generator for automatic test equipment
US4789835A (en) * 1983-08-01 1988-12-06 Fairchild Camera & Instrument Corporation Control of signal timing apparatus in automatic test systems using minimal memory
JPS6089773A (ja) * 1983-08-01 1985-05-20 フエアチアイルド　カメラ　アンド　インストルメント　コ−ポレ−シヨン 自動テスト方式における信号のタイミングを動的に制御する方法及び装置
US4855681A (en) * 1987-06-08 1989-08-08 International Business Machines Corporation Timing generator for generating a multiplicty of timing signals having selectable pulse positions
US4837521A (en) * 1987-07-02 1989-06-06 Schlumberger Systems & Services, Inc. Delay line control system for automatic test equipment
US4864160A (en) * 1987-09-04 1989-09-05 Schlumberger Systems And Services, Inc. Timing signal generator

Also Published As

Publication number Publication date
US4998025A (en) 1991-03-05
EP0343537A2 (en) 1989-11-29
DE68913807D1 (de) 1994-04-21
JP2719684B2 (ja) 1998-02-25
EP0343537B1 (en) 1994-03-16
EP0343537A3 (en) 1990-05-23
DE68913807T2 (de) 1994-08-04

Similar Documents

Publication Publication Date Title
JPH01295184A (ja) 遅延発生装置
JPH0447269B2 (ja)
US6128754A (en) Tester having event generation circuit for acquiring waveform by supplying strobe events for waveform acquisition rather than using strobe events specified by the test program
JP2001518625A (ja) 集積回路テスタのためのフォーマットに感応したタイミング較正
US5359533A (en) Method for determining a frequency/time profile of hits, and device for carrying out the method
JP3303098B2 (ja) ジッタを伴う信号のサンプリング方法
JP2551795B2 (ja) Ｉｃ試験装置
JP2598710B2 (ja) Ｉｃの入力スレショルド測定装置
JP3308841B2 (ja) 電磁波検出用カメラ装置
JP2846383B2 (ja) 集積回路試験装置
JP2573226B2 (ja) 信号時間測定装置
JPS5979117A (ja) 循環的に作動する試料における信号経過を記録するための方法および装置
SU1441433A1 (ru) Телеметрическое устройство
SU991313A1 (ru) Способ компенсации низкочастотных искажений в стробоскопическом осциллографе
SU1019392A1 (ru) Устройство дл измерени времени установлени электрического сигнала
SU1193679A1 (ru) Устройство дл контрол логических блоков
SU856029A1 (ru) Устройство дл контрол параметров датчиков телевизионного сигнала
KR100216946B1 (ko) 전압레벨 트리거 장치
SU1518516A1 (ru) Устройство селекции акустических сигналов в массиве горных пород
SU1238081A1 (ru) Устройство дл контрол цифровых последовательностей
JPH08279828A (ja) 信号弁別回路
JP3084959B2 (ja) テストパタン生成装置
SU1511716A1 (ru) Устройство дл автоматического измерени чувствительности приемника дискретных сигналов
SU815617A1 (ru) Дифференциальное ультразвуковоеуСТРОйСТВО дл изМЕРЕНи ТЕХНОлОги-чЕСКиХ пАРАМЕТРОВ пО СКОРОСТиульТРАзВуКА
JPH01242969A (ja) 信号観測装置