JPH01242969A - 信号観測装置 - Google Patents
信号観測装置Info
- Publication number
- JPH01242969A JPH01242969A JP6812688A JP6812688A JPH01242969A JP H01242969 A JPH01242969 A JP H01242969A JP 6812688 A JP6812688 A JP 6812688A JP 6812688 A JP6812688 A JP 6812688A JP H01242969 A JPH01242969 A JP H01242969A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input signal
- prescribed
- data
- digital input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、アナログ入力信号とディジタル入力信号と
の時間差を観測する場合に好適な信号観測装置に関する
ものである。
の時間差を観測する場合に好適な信号観測装置に関する
ものである。
（従来の技術）
従来のアナログ入力信号を観測する装置としては、シン
クロスコープやディジタルメモリシンクロスコープが知
られ、一方、ディジタル入力信号を観測する装置として
は、ロジックアナライザが知られている。ところが、ア
ナログ信号とディジタル信号とを共に扱う電子機器の各
部の信号波形を観測してディジタル信号とアナログ信号
との時間差を検出するような場合、アナログ入力信号と
ディジタル入力信号とを処理し、その時間差を測定可能
に可視表示する信号観測装置がなかった。
クロスコープやディジタルメモリシンクロスコープが知
られ、一方、ディジタル入力信号を観測する装置として
は、ロジックアナライザが知られている。ところが、ア
ナログ信号とディジタル信号とを共に扱う電子機器の各
部の信号波形を観測してディジタル信号とアナログ信号
との時間差を検出するような場合、アナログ入力信号と
ディジタル入力信号とを処理し、その時間差を測定可能
に可視表示する信号観測装置がなかった。
（発明が解決゛しようとする課題）
上記のように、従来の信号観測装置は、入力信号として
ディジタル入力信号を扱うものとアナログ入力信号を扱
うものとが、別々であり、アナログ入力信号とディジタ
ル入力信号との時間差を測定可能に可視表示する信号観
測装置の出現が待たれていた。
ディジタル入力信号を扱うものとアナログ入力信号を扱
うものとが、別々であり、アナログ入力信号とディジタ
ル入力信号との時間差を測定可能に可視表示する信号観
測装置の出現が待たれていた。
本発明はこのような要望に基づいてなされたもので、そ
の目的は、アナログ入力信号とディジタル入力信号との
時間差を測定可能に可視表示する信号観測装置を提供す
ることである。
の目的は、アナログ入力信号とディジタル入力信号との
時間差を測定可能に可視表示する信号観測装置を提供す
ることである。
［発明の構成］
（課題を解決するための手段）
本発明では、アナログ入力信号をディジタル化するＡ／
Ｄ変換器と、データが記憶される記憶手段と、面記Ａ／
Ｄ変換器から出力されるディジタル信号とディジタル入
力信号とを前記記憶手段に格納する格納制御手段と、入
力信号に関する表示を行う表示手段と、入力信号に関し
所定の論理条件が成立したことを検出してトリガ信号を
発生させるトリガ発生部と、このトリが発生部より発生
されたトリガ信号の前後所定期間の入力信号に対応して
前記記憶手段に格納されているデータを前記表示手段へ
与えて、前記トリガ信号発生の前後の所定期間について
前記入力信号の波形表示を前記表示手段に行わせる表示
制御手段とを具備させて信号観測装置を構成した。
Ｄ変換器と、データが記憶される記憶手段と、面記Ａ／
Ｄ変換器から出力されるディジタル信号とディジタル入
力信号とを前記記憶手段に格納する格納制御手段と、入
力信号に関する表示を行う表示手段と、入力信号に関し
所定の論理条件が成立したことを検出してトリガ信号を
発生させるトリガ発生部と、このトリが発生部より発生
されたトリガ信号の前後所定期間の入力信号に対応して
前記記憶手段に格納されているデータを前記表示手段へ
与えて、前記トリガ信号発生の前後の所定期間について
前記入力信号の波形表示を前記表示手段に行わせる表示
制御手段とを具備させて信号観測装置を構成した。
（作用）
上記構成によると、アナログ入力信号がディジタル化さ
れたディジタル信号とディジタル入力信号とが格納制御
手段でサンプリングされて記憶手段に格納され、所定論
理条件が成立したときにトリガ信号が発生されて、この
タイミングの前後所定期間のデータが上記記憶手段から
続出されてこれに基づく表示がなされるようになるから
、アナログ入力信号とディジタル入力信号とが表示され
る。
れたディジタル信号とディジタル入力信号とが格納制御
手段でサンプリングされて記憶手段に格納され、所定論
理条件が成立したときにトリガ信号が発生されて、この
タイミングの前後所定期間のデータが上記記憶手段から
続出されてこれに基づく表示がなされるようになるから
、アナログ入力信号とディジタル入力信号とが表示され
る。
（実施例）
以下、図面を参照して本発明の一実施例を説明する。こ
の信号観測装置では、信号線１０１゜１０２を介してア
ナログ入力信号が到来し、Ａ／Ｄ変換器（ＡＤＣ）２．
３へ与えられる。Ａ／Ｄ変換器２，３は、発撮器１から
出力される所定周期のクロックで入力信号をディジタル
化して出力する。Ａ／Ｄ変換器２の出力信号は、占込み
及び読出し可能なメモリ６へ出力され、Ａ／Ｄ変換器３
の出力信号は切換器８を介して書込み及び読出し可能な
メモリ７へ出力される。切換器８にはバス１０３を介し
てディジタル入力信号が与えられ、切換器８はＭ Ｐ
Ｕ １０から送出される制御信号により１、ディジタル
入力信号とＡ／Ｄ変換器３によりディジタル化された信
号とのいずれか一方を選択して、これをメモリ７へ与え
る。４はメモリ６．７へのデータの書込みを制御する制
御部を示す。この制御部４は、信号線１０５を介して発
娠器１から出力されるクロックに基づき、メモリ６．７
のアドレス指定を行うカウンタ５の歩進を制御する。９
はトリガ発生部を示し、このトリガ発生部９はＭＰＬＩ
ＩＯから与えられる論理条件データに基づき、バス１０
３を介して与えられる所定チャネルのディジタル入力信
号の所定論理条件が成立したか否か検出し、この所定論
理条件が成立したことを検出した時に信号線１０４を介
して制卸部４ヘトリガ信号を送出する。トリガ信号を受
取った制御部４はこのときから、所定期間だけカウンタ
５の歩進を続けてから歩進を停止し、停止の旨をＭＰＵ
ｌ０へ通知する。Ｍ Ｐ Ｕ １０はマイクロコンピュ
ータであって、バス１０５を介して各部を制御する前述
の各動作を行うほか、制御部４の起動、制御部４からカ
ウンタ５の停止の旨の通知を受けてメモリ６．７内のデ
ータを読出し、ＣＲＴデイスプレィ部１１へ与える。Ｃ
ＲＴデイスプレィ部１１は、与えられたデータに基づき
、入力信号を可視表示する。また、この信号観測装置で
は、図示せぬ操作パネル部が設けられ、このキー操作に
基づいてＭＰＵ１０へ、設定すべき論理条件データと、
信号線１０２のアナログ入力信号とバス１０３のディジ
タル入力信号とのいずれかを選択すべきかを示すデータ
とが入力される。
の信号観測装置では、信号線１０１゜１０２を介してア
ナログ入力信号が到来し、Ａ／Ｄ変換器（ＡＤＣ）２．
３へ与えられる。Ａ／Ｄ変換器２，３は、発撮器１から
出力される所定周期のクロックで入力信号をディジタル
化して出力する。Ａ／Ｄ変換器２の出力信号は、占込み
及び読出し可能なメモリ６へ出力され、Ａ／Ｄ変換器３
の出力信号は切換器８を介して書込み及び読出し可能な
メモリ７へ出力される。切換器８にはバス１０３を介し
てディジタル入力信号が与えられ、切換器８はＭ Ｐ
Ｕ １０から送出される制御信号により１、ディジタル
入力信号とＡ／Ｄ変換器３によりディジタル化された信
号とのいずれか一方を選択して、これをメモリ７へ与え
る。４はメモリ６．７へのデータの書込みを制御する制
御部を示す。この制御部４は、信号線１０５を介して発
娠器１から出力されるクロックに基づき、メモリ６．７
のアドレス指定を行うカウンタ５の歩進を制御する。９
はトリガ発生部を示し、このトリガ発生部９はＭＰＬＩ
ＩＯから与えられる論理条件データに基づき、バス１０
３を介して与えられる所定チャネルのディジタル入力信
号の所定論理条件が成立したか否か検出し、この所定論
理条件が成立したことを検出した時に信号線１０４を介
して制卸部４ヘトリガ信号を送出する。トリガ信号を受
取った制御部４はこのときから、所定期間だけカウンタ
５の歩進を続けてから歩進を停止し、停止の旨をＭＰＵ
ｌ０へ通知する。Ｍ Ｐ Ｕ １０はマイクロコンピュ
ータであって、バス１０５を介して各部を制御する前述
の各動作を行うほか、制御部４の起動、制御部４からカ
ウンタ５の停止の旨の通知を受けてメモリ６．７内のデ
ータを読出し、ＣＲＴデイスプレィ部１１へ与える。Ｃ
ＲＴデイスプレィ部１１は、与えられたデータに基づき
、入力信号を可視表示する。また、この信号観測装置で
は、図示せぬ操作パネル部が設けられ、このキー操作に
基づいてＭＰＵ１０へ、設定すべき論理条件データと、
信号線１０２のアナログ入力信号とバス１０３のディジ
タル入力信号とのいずれかを選択すべきかを示すデータ
とが入力される。
このように構成された信号観測装置では、上述の如く操
作パネル部からの入力により、Ｍ Ｐ Ｕ １０がトリ
ガ発生部９へ論理条件データを設定し、がつ、制御信号
を切換器８へ与えて切換を制御する。
作パネル部からの入力により、Ｍ Ｐ Ｕ １０がトリ
ガ発生部９へ論理条件データを設定し、がつ、制御信号
を切換器８へ与えて切換を制御する。
ここでは、先ず、切換器８でＡ／Ｄ変換器３の出力信号
を選択した場合を説明する。信号線１０１゜１０２を介
して到来するアナログ入力信号はＡ／Ｄ変換部２，３に
よってディジタル化されて、メモリ６．７へ与えられる
。これより先に、制御部４はＭＰＵｌ０から起動され、
カウンタ５を制御してメモリ６．７のアドレス指定を行
っている。従って、ディジタル化されたデータは、カウ
ンタ５の歩進によって、順次にメモリ６．７へ格納され
る。
を選択した場合を説明する。信号線１０１゜１０２を介
して到来するアナログ入力信号はＡ／Ｄ変換部２，３に
よってディジタル化されて、メモリ６．７へ与えられる
。これより先に、制御部４はＭＰＵｌ０から起動され、
カウンタ５を制御してメモリ６．７のアドレス指定を行
っている。従って、ディジタル化されたデータは、カウ
ンタ５の歩進によって、順次にメモリ６．７へ格納され
る。
ディジタル化されたデータは、例えば、８ビツトであっ
てディジタル入力信号ａｃｈ分に相当する。
てディジタル入力信号ａｃｈ分に相当する。
このようにして格納がなされて、所定時に、トリガ発生
部９が論理条件が成立したことを検出する。
部９が論理条件が成立したことを検出する。
ここで、論理条件としては、あるチャネルのディジタル
入力信号ＡがＨレベルとなりかつ他のあるチャネルのデ
ィジタル入力信号ＢがＨレベルとなった時というような
条件、または、あるチャネルのディジタル入力信＠Ａが
立上がることがｎ回目になった時というような条件であ
る。トリガ発生部９が論理条件を検出したとき信号線１
０４を介して制御部４ヘトリガ信号が与えられる。する
と、制御部４はその後所定期間カウンタ５の歩進を続け
た後、歩進を停止するとともに、停止の旨がＭＰＵ１０
へ通知される。このとき、メモリ６．７にはトリガ信号
が発生された時点から前後所定期間の信号線１０１ 、
１０２を介してのアナログ入力信号のディジタル化デー
タがメモリ６．７に格納されていることになる。ここで
、ＭＰＬＩＩＯがメモリ６゜７から格納されているデー
タを取出して、ＣＲＴデイスプレィ部１１へ送出してア
ナログ入力信号の表示を行わせる。これにより、第２図
に示されるように、トリガ信号が発生された時点ｔｒ１
の前後所定期間における信号線１０１ 、１０２から到
来するアナログ信号の表示が、ＣＲＴデイスプレィ部１
１にて表示される。具体的には、メモリ６．７に、１サ
ンプリングによって８ビツト（または１６ビツト等）の
データが格納されているから、この点を示すデータをつ
なぎ合せて信号波形として表示するものである。第２図
では、トリ、ガ信号発生時ｔ、１から時間ｔｉ、ｔ２経
過後においてアナログ信号が急に立上り始め、信号線１
０１を介して送られるアナログ信号にはそのＩＲで示さ
れるリンギングが生じていること等が観測できる。尚、
括弧内に示されているトリガ信号はＣＲＴデイスプレィ
部１１に表示されない。
入力信号ＡがＨレベルとなりかつ他のあるチャネルのデ
ィジタル入力信号ＢがＨレベルとなった時というような
条件、または、あるチャネルのディジタル入力信＠Ａが
立上がることがｎ回目になった時というような条件であ
る。トリガ発生部９が論理条件を検出したとき信号線１
０４を介して制御部４ヘトリガ信号が与えられる。する
と、制御部４はその後所定期間カウンタ５の歩進を続け
た後、歩進を停止するとともに、停止の旨がＭＰＵ１０
へ通知される。このとき、メモリ６．７にはトリガ信号
が発生された時点から前後所定期間の信号線１０１ 、
１０２を介してのアナログ入力信号のディジタル化デー
タがメモリ６．７に格納されていることになる。ここで
、ＭＰＬＩＩＯがメモリ６゜７から格納されているデー
タを取出して、ＣＲＴデイスプレィ部１１へ送出してア
ナログ入力信号の表示を行わせる。これにより、第２図
に示されるように、トリガ信号が発生された時点ｔｒ１
の前後所定期間における信号線１０１ 、１０２から到
来するアナログ信号の表示が、ＣＲＴデイスプレィ部１
１にて表示される。具体的には、メモリ６．７に、１サ
ンプリングによって８ビツト（または１６ビツト等）の
データが格納されているから、この点を示すデータをつ
なぎ合せて信号波形として表示するものである。第２図
では、トリ、ガ信号発生時ｔ、１から時間ｔｉ、ｔ２経
過後においてアナログ信号が急に立上り始め、信号線１
０１を介して送られるアナログ信号にはそのＩＲで示さ
れるリンギングが生じていること等が観測できる。尚、
括弧内に示されているトリガ信号はＣＲＴデイスプレィ
部１１に表示されない。
次に、切換器８でバス１０３が選択された場合を説明す
る。この場合には、メモリ７にディジタル入力信号が格
納される点を除き、第２図で説明した動作と同じ動作が
なされる。そして、ディジタル入力信号が３ｃｈで、入
力信号Ａが立下がった時点ｔｒ２でトリガ信号が発生さ
れる。この時点↑ｒ２の前後所定期間のデータが収集さ
れる。第３図に示されるような表示が、ＣＲＴデイスプ
レィ部１１で表示され、ディジタル入力信号Ａの立下が
りから時刻で３後に信号線１０１のアナログ信号がピー
ク値をとり、ディジタル入力信号Ｃの立上がりから時刻
ｔ４前にディジタル入力信号Ｂが立上がり、ディジタル
入力信号Ｃの立上がりから時刻↑５後に同信号が立下が
ることなどが観測できる。
る。この場合には、メモリ７にディジタル入力信号が格
納される点を除き、第２図で説明した動作と同じ動作が
なされる。そして、ディジタル入力信号が３ｃｈで、入
力信号Ａが立下がった時点ｔｒ２でトリガ信号が発生さ
れる。この時点↑ｒ２の前後所定期間のデータが収集さ
れる。第３図に示されるような表示が、ＣＲＴデイスプ
レィ部１１で表示され、ディジタル入力信号Ａの立下が
りから時刻で３後に信号線１０１のアナログ信号がピー
ク値をとり、ディジタル入力信号Ｃの立上がりから時刻
ｔ４前にディジタル入力信号Ｂが立上がり、ディジタル
入力信号Ｃの立上がりから時刻↑５後に同信号が立下が
ることなどが観測できる。
ここで、問題がある。それは、アナログ入力信号とディ
ジタル入力信号とがメモリ６．７に格納される迄夫々異
なる格納遅延時間を持つことである。例えば、発掘器１
から出力されるクロックを基準として、アナログ入力信
号は １００、、＋３クロツク ディジタル入力信号は ５０ｏ、＋ １クロツク の格納遅延時間を持つものとし、発掘器１のタロツク周
期が１００ ｎｓであるとすると、アナログ入力信号が
１００１．＋３ ｘｌＯＯｎ５＝４００ ｎｓディジタ
ル入力信号が５０ｎ、＋１ ｘｌＯＯ、＝１５０ ｎｓ
の格納遅延時間を有するから、この差に相当するだけア
ナログ入力信号とディジタル入力信号とをずらせて（例
えば２５０ ｎｓだけディジタル入力信号を遅られた状
態で）表示を行う必要があり、時間差ｉｔ、ｔ２．ｔ３
を観測測定する場合にはトリガ信号発生時からの遅延を
考慮して（上記のようにディジタル入力信号を２５０
ｎｓ遅延させた場合は４００ ｎｓの遅延がおることを
考慮して）計算を行うことが必要となる。
ジタル入力信号とがメモリ６．７に格納される迄夫々異
なる格納遅延時間を持つことである。例えば、発掘器１
から出力されるクロックを基準として、アナログ入力信
号は １００、、＋３クロツク ディジタル入力信号は ５０ｏ、＋ １クロツク の格納遅延時間を持つものとし、発掘器１のタロツク周
期が１００ ｎｓであるとすると、アナログ入力信号が
１００１．＋３ ｘｌＯＯｎ５＝４００ ｎｓディジタ
ル入力信号が５０ｎ、＋１ ｘｌＯＯ、＝１５０ ｎｓ
の格納遅延時間を有するから、この差に相当するだけア
ナログ入力信号とディジタル入力信号とをずらせて（例
えば２５０ ｎｓだけディジタル入力信号を遅られた状
態で）表示を行う必要があり、時間差ｉｔ、ｔ２．ｔ３
を観測測定する場合にはトリガ信号発生時からの遅延を
考慮して（上記のようにディジタル入力信号を２５０
ｎｓ遅延させた場合は４００ ｎｓの遅延がおることを
考慮して）計算を行うことが必要となる。
尚、本実施例では、アナログ入力信号を２ｃｈとし、デ
ィジタル入力信号を８ｃｈまたは１６Ｃｈとしたが、こ
れらに制限されるものではない。
ィジタル入力信号を８ｃｈまたは１６Ｃｈとしたが、こ
れらに制限されるものではない。
［発明の効果コ
以上説明したように本発明によれば、アナログ入力信号
がディジタル化されたデータとディジタル入力信号のデ
ータとが記憶手段に格納され、所定論理条件が成立した
ときの前後所定期間のデータが記憶手段から表示手段に
与えられるので、この表示手段にはアナログ入力信号と
ディジタル入力信号とが表示され、時間差を測定可能と
なる。
がディジタル化されたデータとディジタル入力信号のデ
ータとが記憶手段に格納され、所定論理条件が成立した
ときの前後所定期間のデータが記憶手段から表示手段に
与えられるので、この表示手段にはアナログ入力信号と
ディジタル入力信号とが表示され、時間差を測定可能と
なる。
第１図は本発明の一実施例を示すブロック図、第２図及
び第３図は本発明の一実施例により表示された波形を示
す波形図である。 １・・・発振器 ２，３・・・Ａ／Ｄ変換器４・
・・制御部 ５・・・カウンタ６．７・・・メモ
リ ８・・・切換器９・・・トリガ発生部 １０・・
・ＭＰＵ１１・・・ＣＲＴデイスプレィ部 代理人 弁理士 則 近 憲 佑 同 山王 − 第１図 図 門 」Ｊ 「２ 」−一 一」−一 一一一一丁一 二一一 ’ｔ、’ｔｓ 第３図 −］ 」 公 り
び第３図は本発明の一実施例により表示された波形を示
す波形図である。 １・・・発振器 ２，３・・・Ａ／Ｄ変換器４・
・・制御部 ５・・・カウンタ６．７・・・メモ
リ ８・・・切換器９・・・トリガ発生部 １０・・
・ＭＰＵ１１・・・ＣＲＴデイスプレィ部 代理人 弁理士 則 近 憲 佑 同 山王 − 第１図 図 門 」Ｊ 「２ 」−一 一」−一 一一一一丁一 二一一 ’ｔ、’ｔｓ 第３図 −］ 」 公 り
Claims (1)
- アナログ入力信号をディジタル化するＡ／Ｄ変換器と、
データが記憶される記憶手段と、前記Ａ／Ｄ変換器から
出力されるディジタル信号とディジタル入力信号とを前
記記憶手段に格納する格納制御手段と、入力信号に関す
る表示を行う表示手段と、入力信号に関し所定の論理条
件が成立したことを検出してトリガ信号を発生させるト
リガ発生部と、このトリガ発生部より発生されたトリガ
信号の前後所定期間の入力信号に対応して前記記憶手段
に格納されているデータを前記表示手段へ与えて、前記
トリガ信号発生の前後の所定期間について前記入力信号
の波形表示を前記表示手段に行わせる表示制御手段とを
具備することを特徴とする信号観測装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6812688A JPH01242969A (ja) | 1988-03-24 | 1988-03-24 | 信号観測装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6812688A JPH01242969A (ja) | 1988-03-24 | 1988-03-24 | 信号観測装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01242969A true JPH01242969A (ja) | 1989-09-27 |
Family
ID=13364742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6812688A Pending JPH01242969A (ja) | 1988-03-24 | 1988-03-24 | 信号観測装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01242969A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010091457A (ja) * | 2008-10-09 | 2010-04-22 | Yokogawa Electric Corp | 波形測定装置 |
| KR20110030363A (ko) * | 2009-09-17 | 2011-03-23 | 텍트로닉스 인코포레이티드 | 측정 기기용의 혼합 신호 수집 시스템 |
-
1988
- 1988-03-24 JP JP6812688A patent/JPH01242969A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010091457A (ja) * | 2008-10-09 | 2010-04-22 | Yokogawa Electric Corp | 波形測定装置 |
| KR20110030363A (ko) * | 2009-09-17 | 2011-03-23 | 텍트로닉스 인코포레이티드 | 측정 기기용의 혼합 신호 수집 시스템 |
| JP2011064680A (ja) * | 2009-09-17 | 2011-03-31 | Tektronix Inc | 測定機器用混合信号取込み装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4425643A (en) | Multi-speed logic analyzer | |
| US4271486A (en) | Waveform storage system | |
| JP2000329793A (ja) | デジタル・ピーク検出器並びに最大値及び最小値検出方法 | |
| JPH01295184A (ja) | 遅延発生装置 | |
| US4901009A (en) | Method and device for the automatic recording of signal curves | |
| US4906916A (en) | Signal processing device having high speed shift register | |
| CA2089219A1 (en) | Method for determining a frequency/time profile of hits, and device for carrying out the method | |
| JPH01242969A (ja) | 信号観測装置 | |
| JP3303098B2 (ja) | ジッタを伴う信号のサンプリング方法 | |
| JPH02284058A (ja) | 超音波測定装置のａ／ｄ変換処理方式 | |
| JP2932405B2 (ja) | 超音波測定装置 | |
| JPH05273245A (ja) | メタステーブル状態検出装置 | |
| JP2971307B2 (ja) | 波形記録装置 | |
| RU2022364C1 (ru) | Цифроаналоговая система для регистрации и обработки информации | |
| JPH05119070A (ja) | デイジタルオシロスコープ | |
| JPH02151773A (ja) | ロジックアナライザ | |
| JPS63186153A (ja) | ロジツクアナライザ | |
| JPH07128372A (ja) | 信号測定方法 | |
| JP2946587B2 (ja) | ディジタル・ストレージ・オシロスコープのトリガ回路 | |
| JPH03243863A (ja) | 波形表示装置 | |
| SU1474729A1 (ru) | Устройство дл индикации | |
| JPH02105065A (ja) | ディジタル オシロスコープ | |
| JPS641744B2 (ja) | ||
| JPH01131463A (ja) | 周期検出回路 | |
| JPH10142295A (ja) | 波形測定装置 |