JPH01295442A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH01295442A JPH01295442A JP63126885A JP12688588A JPH01295442A JP H01295442 A JPH01295442 A JP H01295442A JP 63126885 A JP63126885 A JP 63126885A JP 12688588 A JP12688588 A JP 12688588A JP H01295442 A JPH01295442 A JP H01295442A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- corner
- input
- parts
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマスタースライス型の半導体集積回路に利用さ
れる。
れる。
本発明は、半導体集積回路に関し、特に、モールド樹脂
封入されたマスタースライス型の半導体集積回路に関す
る。
封入されたマスタースライス型の半導体集積回路に関す
る。
本発明は、四角形のチップのチップ周辺に沿つて人出力
部が配置されたマスタースライス型の半導体集積回路に
おいて、 チップ角部に、前記入出力部およびその配線層を、前記
人出力部のチップ周辺に対する面および前記配線層の端
面の延長線とチップ周辺とのなすチップの角方向の角が
鋭角をなすように配置することにより、 チップ角部にも信頼性を低下させることなく前記人出力
部を配置できるようにし、入出力端子数の増加とコスト
低減とを図ったものである。
部が配置されたマスタースライス型の半導体集積回路に
おいて、 チップ角部に、前記入出力部およびその配線層を、前記
人出力部のチップ周辺に対する面および前記配線層の端
面の延長線とチップ周辺とのなすチップの角方向の角が
鋭角をなすように配置することにより、 チップ角部にも信頼性を低下させることなく前記人出力
部を配置できるようにし、入出力端子数の増加とコスト
低減とを図ったものである。
従来、この種のマスタースライス型の半導体集積回路は
、人出力部３が、第３図に示すように、半導体集積回路
のチップ周辺１に平行に配置され、チップ角部２には配
置しないような構成になっている。そして、これらの半
導体集積回路は一般に樹脂封止されて製品化される。な
お、第３図において、４はパッド位置を示し、人出力部
以外は省略しである。
、人出力部３が、第３図に示すように、半導体集積回路
のチップ周辺１に平行に配置され、チップ角部２には配
置しないような構成になっている。そして、これらの半
導体集積回路は一般に樹脂封止されて製品化される。な
お、第３図において、４はパッド位置を示し、人出力部
以外は省略しである。
前述した従来のマスタースライス型の半導体集積回路は
、チップ角部２に人出力部３を設けていないので、チッ
プ面積に対して入出力端子数が少なくなる欠点がある。
、チップ角部２に人出力部３を設けていないので、チッ
プ面積に対して入出力端子数が少なくなる欠点がある。
また、樹脂封止型のマスタースライス型の半導体集積回
路は、エポキシ樹脂やシリコン樹脂などの有機樹脂で封
止される。封止樹脂は加熱冷却による膨張収縮率が大き
いために膨張収縮率の小さいシリコンチップに応力を与
える。このような応力は、角形のチップでは、四隅のチ
ップ角部２に集中するために、チップ角部２に素子や配
線バタンか周辺に平行に存在すると、応力により破壊さ
れる確率が大きくなる。従って、従来の入出力部３を周
辺に平行に配置するマスタースライス型の半導体集積回
路は、信頼性上、チップ角部２には入出力部３を配置で
きない欠点がある。
路は、エポキシ樹脂やシリコン樹脂などの有機樹脂で封
止される。封止樹脂は加熱冷却による膨張収縮率が大き
いために膨張収縮率の小さいシリコンチップに応力を与
える。このような応力は、角形のチップでは、四隅のチ
ップ角部２に集中するために、チップ角部２に素子や配
線バタンか周辺に平行に存在すると、応力により破壊さ
れる確率が大きくなる。従って、従来の入出力部３を周
辺に平行に配置するマスタースライス型の半導体集積回
路は、信頼性上、チップ角部２には入出力部３を配置で
きない欠点がある。
本発明の目的は、前記の欠点を除去することにより、チ
ップ角部を有効に使用してかつ信頼性上の問題も生じな
いマスタースライス型の半導体集積回路を提供すること
にある。
ップ角部を有効に使用してかつ信頼性上の問題も生じな
いマスタースライス型の半導体集積回路を提供すること
にある。
本発明は、四角形のチップのチップ周辺に沿つて人出力
部が配置されたマスタースライス型の半導体集積回路に
おいて、チップ角部に、前記人出力部およびその配線層
を、前記入出力部のチップ周辺に対する面および前記配
線層の端面の延長線とチップ周辺とのなすチップの角方
向の角が鋭角をなすように配置したことを特徴とする。
部が配置されたマスタースライス型の半導体集積回路に
おいて、チップ角部に、前記人出力部およびその配線層
を、前記入出力部のチップ周辺に対する面および前記配
線層の端面の延長線とチップ周辺とのなすチップの角方
向の角が鋭角をなすように配置したことを特徴とする。
なお、本発明は、樹脂封止されていることが好ましい。
チップ角部に、入出力部およびその配線層が、前記人出
力部のチップ周辺に対する面および前記配線層の端面の
延長線とチップ周辺とのなすチップの角の方向の角が鋭
角をなすように配置される。
力部のチップ周辺に対する面および前記配線層の端面の
延長線とチップ周辺とのなすチップの角の方向の角が鋭
角をなすように配置される。
ところで、樹脂封止後の加熱冷却による樹脂の膨脹収縮
によるチップへの応力は、チップの角からほぼ同心円の
距離に応じて働くので、チップの角から最も近い前記入
出力部およびその配線層は、応力の方向に対してほぼ垂
直なバタンで形成され、かつチップの角から相当の距離
を有しているので、チップの応力破壊を防止できる。
によるチップへの応力は、チップの角からほぼ同心円の
距離に応じて働くので、チップの角から最も近い前記入
出力部およびその配線層は、応力の方向に対してほぼ垂
直なバタンで形成され、かつチップの角から相当の距離
を有しているので、チップの応力破壊を防止できる。
従って、信頼性を低下させることなく、チップ角部を有
効に利用することができ、コスト低減を図ることが可能
となる。
効に利用することができ、コスト低減を図ることが可能
となる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）は本発明の第一実施例の要部を示すレイア
ウト図、第１図（ｂ）はそのＸ部の拡大詳細図である。
ウト図、第１図（ｂ）はそのＸ部の拡大詳細図である。
本第−実施例は、四角形のチップのチップ周辺１に沿つ
て人出力部３が配置されたマスタースライス型の半導体
集積回路において、 チップ角部２に、人出力部３ａおよびその配線層５を、
入出力部３ａのチップ周辺１に対する面および配線層５
の端面の延長線とチップ周辺１とのなすチップの角２ａ
方向の角αが４５°をなすように配置しである。なお、
第１図（ａ）においては人出力部３．３ａ以外は省略し
である。
て人出力部３が配置されたマスタースライス型の半導体
集積回路において、 チップ角部２に、人出力部３ａおよびその配線層５を、
入出力部３ａのチップ周辺１に対する面および配線層５
の端面の延長線とチップ周辺１とのなすチップの角２ａ
方向の角αが４５°をなすように配置しである。なお、
第１図（ａ）においては人出力部３．３ａ以外は省略し
である。
本第−実施例においては、チップの角２ａから最も近い
人出力部３ａおよび配線層５は、応力の方向に対して垂
直なバタンで形成され、なおかつ、チップの角２ａから
′一定の距離を持てるので、樹脂の膨脹収縮によるチッ
プの応力破壊を防止でき、信頼性の低下を防止できる。
人出力部３ａおよび配線層５は、応力の方向に対して垂
直なバタンで形成され、なおかつ、チップの角２ａから
′一定の距離を持てるので、樹脂の膨脹収縮によるチッ
プの応力破壊を防止でき、信頼性の低下を防止できる。
また、チップ角部２に入出力端子を増設することができ
る。
る。
第２図は本発明の第二実施例の要部の構成を示す部分拡
大レイアウト図である。本第二実施例は、チップ角部２
に、ＡおよびＢおよびＣの入出力部３ａをチップの角２
ａからの同心円の円弧６に接するように配置し、それに
伴い配線層（図面省略）もその端面がチップの角２ａか
らの同心円に接するように配置し、さらにり、Ｅの入出
力部３を増設したもので、その他の構成は第一実施例と
同様である。
大レイアウト図である。本第二実施例は、チップ角部２
に、ＡおよびＢおよびＣの入出力部３ａをチップの角２
ａからの同心円の円弧６に接するように配置し、それに
伴い配線層（図面省略）もその端面がチップの角２ａか
らの同心円に接するように配置し、さらにり、Ｅの入出
力部３を増設したもので、その他の構成は第一実施例と
同様である。
この第二実施例、では、樹脂封止後の加熱冷却により、
チップ角部２に発生する応力に対して、各人出力部３ａ
が垂直になるように構成されているため、第一実施例に
比べてよりチップ角部にＡおよびＢの人出力部３ａを近
づけることができ、ＤｌＥの人出力部３を増設できる。
チップ角部２に発生する応力に対して、各人出力部３ａ
が垂直になるように構成されているため、第一実施例に
比べてよりチップ角部にＡおよびＢの人出力部３ａを近
づけることができ、ＤｌＥの人出力部３を増設できる。
従って、信頼性の低下を抑えながら、第一実施例に比べ
て入出力端子数を増やすことができる。
て入出力端子数を増やすことができる。
本発明の特徴は、第１図および第２図において、チップ
角部２に人出力部３ａおよびその配線層５を設けたこと
にある。
角部２に人出力部３ａおよびその配線層５を設けたこと
にある。
以上説明したように、本発明は、チップ角部の所定の位
置に人出力部およびそれに伴う配線層を配置することに
より、樹脂封止後の加熱冷却によるチップへの応力によ
る信頼性の低下を防止しながら、入出力端子数を増やす
ことができる効果がある。
置に人出力部およびそれに伴う配線層を配置することに
より、樹脂封止後の加熱冷却によるチップへの応力によ
る信頼性の低下を防止しながら、入出力端子数を増やす
ことができる効果がある。
また、入出力部のレイアウト効率が高くなるので、入出
力端子数を基準にとった場合、チップ面積を小さくする
ことが可能であるため、コスト低減を図ることができる
効果がある。
力端子数を基準にとった場合、チップ面積を小さくする
ことが可能であるため、コスト低減を図ることができる
効果がある。
第１図（ａ）は本発明の第一実施例の構造を示す模式的
レイアウト図。 第１図（ｂ）はそのＸ部の詳細拡大図。 第２図は本発明の第二実施例の構造を示す部分拡大模式
的レイアウト図。 第３図は従来例の構造を示す模式的レイアウト図。 １・・・チップ周辺、２・・・チップ角部、２ａ・・・
チップの角、３．３ａ・・・入出力部、４・・・パッド
位置、５・・・配線層、６・・・円弧、α・・・角。
レイアウト図。 第１図（ｂ）はそのＸ部の詳細拡大図。 第２図は本発明の第二実施例の構造を示す部分拡大模式
的レイアウト図。 第３図は従来例の構造を示す模式的レイアウト図。 １・・・チップ周辺、２・・・チップ角部、２ａ・・・
チップの角、３．３ａ・・・入出力部、４・・・パッド
位置、５・・・配線層、６・・・円弧、α・・・角。
Claims (1)
- 【特許請求の範囲】 １、四角形のチップのチップ周辺（１）に沿って入出力
部（３）が配置されたマスタースライス型の半導体集積
回路において、 チップ角部（２）に、前記入出力部（３ａ）およびその
配線層（５）を、前記入出力部のチップ周辺に対する面
および前記配線層の端面の延長線とチップ周辺とのなす
チップの角（２ａ）方向の角（α）が鋭角をなすように
配置した ことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126885A JPH01295442A (ja) | 1988-05-24 | 1988-05-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126885A JPH01295442A (ja) | 1988-05-24 | 1988-05-24 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01295442A true JPH01295442A (ja) | 1989-11-29 |
Family
ID=14946257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63126885A Pending JPH01295442A (ja) | 1988-05-24 | 1988-05-24 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01295442A (ja) |
-
1988
- 1988-05-24 JP JP63126885A patent/JPH01295442A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012323A (en) | Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe | |
| KR960012449A (ko) | 반도체장치 | |
| JPS641269A (en) | Semiconductor device | |
| JPH04116859A (ja) | 半導体装置 | |
| JPS6118164A (ja) | 半導体装置 | |
| KR920003480A (ko) | 반도체 장치 | |
| JPH01295442A (ja) | 半導体集積回路 | |
| JPH0274046A (ja) | 半導体集積回路装置 | |
| JPH01214048A (ja) | 半導体集積装置 | |
| JP2579222Y2 (ja) | 樹脂封止型回路装置 | |
| JPH07297370A (ja) | 半導体集積回路装置のパッドおよび配線 | |
| JPS61269333A (ja) | 半導体装置 | |
| JPH04142073A (ja) | 半導体装置 | |
| JPH03116767A (ja) | Ｉｃのパッケージ | |
| JPH05243462A (ja) | 半導体パッケージ | |
| JPS6245150A (ja) | 半導体装置 | |
| JPS6325958A (ja) | 半導体装置 | |
| JPH01282846A (ja) | 混成集積回路 | |
| JPS629652A (ja) | 半導体装置 | |
| KR940008336B1 (ko) | 반도체 패키지 | |
| JPH02205355A (ja) | 半導体集積回路装置 | |
| JP2878765B2 (ja) | 半導体装置 | |
| JPH0752763B2 (ja) | 樹脂封止型半導体装置 | |
| JPH01173747A (ja) | 樹脂封止形半導体装置 | |
| JPH0297051A (ja) | リードフレーム |