JPH04116859A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04116859A
JPH04116859A JP2237713A JP23771390A JPH04116859A JP H04116859 A JPH04116859 A JP H04116859A JP 2237713 A JP2237713 A JP 2237713A JP 23771390 A JP23771390 A JP 23771390A JP H04116859 A JPH04116859 A JP H04116859A
Authority
JP
Japan
Prior art keywords
chip
size
package
chips
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2237713A
Other languages
English (en)
Other versions
JP2871041B2 (ja
Inventor
Hiroshi Sawano
沢野　寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2237713A priority Critical patent/JP2871041B2/ja
Publication of JPH04116859A publication Critical patent/JPH04116859A/ja
Application granted granted Critical
Publication of JP2871041B2 publication Critical patent/JP2871041B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/24—Configurations of stacked chips at least one of the stacked chips being laterally offset from a neighbouring stacked chip, e.g. chip stacks having a staircase shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置に関するものである。
〔従来技術〕
図１は従来の半導体装置の断面図であり、（１）はチッ
プ、（２）はダイパッド、（３）はワイヤ、（４）は封
止樹脂、（５）は外部リード示す。
次にこの構成について説明する。従来は半導体装置は一
つのパッケージ内に一つチップを封止してその機能を発
揮して来た。そしてその機能はとんとんと高集積化され
複雑なものに又大きなチップに変わって来た。この為、
特に記憶用半導体装置では従来、パッケージの大きさは
変化させないで容量のみの増加を図かってきた。
〔発明が解決しようとする課題〕
従来の半導体装置はパッケージの大きさを変えないで機
能容量を増加を図って来のて多機能、高容量となり大変
使いやすかった。が−層の多機能、大容量で達成するに
はチップの回路の縮小だけでは限界が見えており、とう
してもパッケージそのものも大きくせざるを得ない状況
となって来た。
例えばダイナミックメモリを考えた場合、ＩＭの容量迄
は同一のパッケージサイズに封止可能であったが４Ｍで
は一部不可能となった。又チップサイズの増大は不良率
の増加もまねき、これ迄の多機能、大容量化を行ないな
がらコストダウンを行う半導体の長所が限界に近くなっ
て来た。
この発明は上記の様な問題を解決する事になされたもの
である。多機能、大容量化を安価に達成するには程良い
チップサイズ従来と同じパッケージサイズが大変好まし
い。
〔問題を解決するだめの手段〕
この発明における半導体装置は回路を構成するチップを
２分割しチップサイズの大形化を避け、又分割したチッ
プを重ね合せて封止する事によりパッケージサイズの減
少を図っている。
〔作用］ チップサイズの２分割はゴミ等の問題によりチップサイ
ズに逆比例して増大する不良率の低減に寄与し、かつ重
ね合せた事によりパッケージサイズの減少にもなり、実
装密度の向上が得られる。
〔実施例〕
図２においてαυと０２は２分割されたチップであり、
（２）はダイパッド、（３）はワイヤ、（４）は封止樹
脂、（５）は外部リードを示す。
チップを２分割する事によりチップサイズの大形化を避
は不良率の低減を図り、かつそれらのチップを重ね合せ
る事によりパッケージサイズの減少か行え、これにより
実装面積が少なくなり、特にコンピュータ等の多数の半
導体装置を使用するシステムでは大変コンパクトにする
事か可能である。
なお図ではチップの上にチップを乗せたプラスチックパ
ッケージで説明したか、ダイパッドの両面に取りつけて
も良く又セラミックパッケージでも可能である。
〔発明の効果〕
チップを２分割したのでｌヶ当りのチップサイズが抑え
られ不良率が減少でき、かつ重ね合せた事によりパッケ
ージサイズか減少できる事により実装面積が小さくでき
る。
【図面の簡単な説明】
第１図は従来のものの断面図であり、（＋＋はチップ、
（２）はダイパッド、（３）はワイヤ、（４）は封止樹
脂、（５）は外部リードを示す。第２図は本発明による
半導体装置の断面図てあり、αυ、α２はチップ、（２
）はダイパッド、（３）はワイヤ、（４）は封止樹脂、
（５）は外部リードを示す。 なお、図中、同一符号は同一　または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 　半導体装置において回路の機能を２分割したチップを
    作り、そのチップを同一パッケージ内に重ね合せて封止
    する事によりパッケージの大きさを１／２に削減する事
    を特徴とした半導体装置。
JP2237713A 1990-09-06 1990-09-06 半導体装置 Expired - Fee Related JP2871041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2237713A JP2871041B2 (ja) 1990-09-06 1990-09-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2237713A JP2871041B2 (ja) 1990-09-06 1990-09-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH04116859A true JPH04116859A (ja) 1992-04-17
JP2871041B2 JP2871041B2 (ja) 1999-03-17

Family

ID=17019397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2237713A Expired - Fee Related JP2871041B2 (ja) 1990-09-06 1990-09-06 半導体装置

Country Status (1)

Country Link
JP (1) JP2871041B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760478A (en) * 1996-08-20 1998-06-02 International Business Machines Corporation Clock skew minimization system and method for integrated circuits
US5780925A (en) * 1992-10-28 1998-07-14 International Business Machines Corporation Lead frame package for electronic devices
US5838603A (en) * 1994-10-11 1998-11-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6642610B2 (en) 1999-12-20 2003-11-04 Amkor Technology, Inc. Wire bonding method and semiconductor package manufactured using the same
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6798049B1 (en) 1999-08-24 2004-09-28 Amkor Technology Inc. Semiconductor package and method for fabricating the same
US6879047B1 (en) 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US6946323B1 (en) 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
US7154171B1 (en) 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US7342309B2 (en) 2005-05-06 2008-03-11 Oki Electric Industry Co., Ltd. Semiconductor device and fabrication method thereof
US7485490B2 (en) 2001-03-09 2009-02-03 Amkor Technology, Inc. Method of forming a stacked semiconductor package
US8159062B2 (en) 2000-01-31 2012-04-17 Elpida Memory, Inc. Semiconductor and a method of manufacturing the same
US9768124B2 (en) 2007-02-21 2017-09-19 Amkor Technology, Inc. Semiconductor package in package

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780925A (en) * 1992-10-28 1998-07-14 International Business Machines Corporation Lead frame package for electronic devices
US6313493B1 (en) 1994-10-11 2001-11-06 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip
US5838603A (en) * 1994-10-11 1998-11-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip
US6064585A (en) * 1994-10-11 2000-05-16 Matsushita Electric Industrial Co. Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip
US5760478A (en) * 1996-08-20 1998-06-02 International Business Machines Corporation Clock skew minimization system and method for integrated circuits
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US6798049B1 (en) 1999-08-24 2004-09-28 Amkor Technology Inc. Semiconductor package and method for fabricating the same
US6642610B2 (en) 1999-12-20 2003-11-04 Amkor Technology, Inc. Wire bonding method and semiconductor package manufactured using the same
US6803254B2 (en) 1999-12-20 2004-10-12 Amkor Technology, Inc. Wire bonding method for a semiconductor package
US8853864B2 (en) 2000-01-31 2014-10-07 Ps4 Luxco S.A.R.L. Semiconductor device and a method of manufacturing the same
US8502395B2 (en) 2000-01-31 2013-08-06 Elpida Memory, Inc. Semiconductor device and a method of manufacturing the same
US8159062B2 (en) 2000-01-31 2012-04-17 Elpida Memory, Inc. Semiconductor and a method of manufacturing the same
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US7485490B2 (en) 2001-03-09 2009-02-03 Amkor Technology, Inc. Method of forming a stacked semiconductor package
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6946323B1 (en) 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
US6919631B1 (en) 2001-12-07 2005-07-19 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US7154171B1 (en) 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US6879047B1 (en) 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US7342309B2 (en) 2005-05-06 2008-03-11 Oki Electric Industry Co., Ltd. Semiconductor device and fabrication method thereof
US7432128B2 (en) 2005-05-06 2008-10-07 Oki Electric Industry Co., Ltd. Method of making semiconductor device
KR101247389B1 (ko) * 2005-05-06 2013-03-25 오끼 덴끼 고오교 가부시끼가이샤 반도체 장치 및 그 제조 방법
US9768124B2 (en) 2007-02-21 2017-09-19 Amkor Technology, Inc. Semiconductor package in package

Also Published As

Publication number Publication date
JP2871041B2 (ja) 1999-03-17

Similar Documents

Publication Publication Date Title
JPH04116859A (ja) 半導体装置
US6943438B2 (en) Memory card having a control chip
TWI395273B (zh) 多晶片堆疊結構及其製法
JPH0541149U (ja) 半導体パツケージ
CN108231721B (zh) 多基岛引线框架、引线框架阵列及封装体
JPS5845186B2 (ja) 半導体装置
CN212848364U (zh) 多基岛引线框架的封装结构
JPH01137660A (ja) 半導体装置
JPS60150660A (ja) 半導体装置
CN101355040B (zh) 多芯片堆叠结构及其制法
JPS6159762A (ja) 半導体装置
KR100235108B1 (ko) 반도체 패키지
JPH04155857A (ja) 半導体集積回路装置
JPH0621329A (ja) 樹脂封止型半導体装置
JPS63164261A (ja) 半導体装置
KR950004479A (ko) 이중 어태치된 메모리 장치용 반도체 패키지
JPS62210661A (ja) 半導体装置
JP2522182B2 (ja) 半導体装置
JPH0387054A (ja) 半導体装置
JPS59224152A (ja) 集積回路装置
JPH04177870A (ja) Ｐｇａパッケージ
KR20000040218A (ko) 멀티 칩 패키지
JPS61112338A (ja) 半導体装置
KR20010036630A (ko) 적층 칩 패키지
JPH02181958A (ja) 半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080108

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100108

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees