JPH01295671A - 短絡保護機能付ｄｃ／ｄｃコンバータ - Google Patents
短絡保護機能付ｄｃ／ｄｃコンバータInfo
- Publication number
- JPH01295671A JPH01295671A JP12545088A JP12545088A JPH01295671A JP H01295671 A JPH01295671 A JP H01295671A JP 12545088 A JP12545088 A JP 12545088A JP 12545088 A JP12545088 A JP 12545088A JP H01295671 A JPH01295671 A JP H01295671A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- duty ratio
- converter
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明はスイッチングトランジスタなどのスイッチング
手段を介し直流電源電圧を繰返し開閉して、この直流電
源電圧と異なる直流電圧を出力する比較的小容量のＤ
Ｃ／ＤＣコンバータであ′って、負荷短絡の保護回路を
備えたものに関するもので、特に前記スイッチング手段
の確実な保護を行う手段を備えたＤ Ｃ／ＤＣコンバー
タに関スる。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。またレベル旧ｇｈ、１ｏ−は単にＨｌＬと記
すものとする。
手段を介し直流電源電圧を繰返し開閉して、この直流電
源電圧と異なる直流電圧を出力する比較的小容量のＤ
Ｃ／ＤＣコンバータであ′って、負荷短絡の保護回路を
備えたものに関するもので、特に前記スイッチング手段
の確実な保護を行う手段を備えたＤ Ｃ／ＤＣコンバー
タに関スる。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。またレベル旧ｇｈ、１ｏ−は単にＨｌＬと記
すものとする。
第２図はこの種のＤ Ｃ／ＤＣコンバータの回路例を示
す。同図においてＶＩＮは電池などの直流入力電源、Ｔ
はトランス、１ｏはこのトランスＴの一次巻線Ｗ１に直
流入力電源ＶＩＮを繰返し開閉印加するスイッチングト
ランジスタ、■ｏはトランスＴの２次巻＆’ｌＷ２の誘
起電圧をダイオードＤを介して整流し、平滑コンデンサ
ＣＯを介して平滑化して得られる直流出力電圧である。 １は所定の周期で所定の振巾の鋸歯状波電圧■を発振出
力する発振器、 ＣＰＩはスイッチングトランジスタ１０のベースをオン
、オフ駆動するＰＷＭコンパレータ、３は直流出力電圧
ｖＯを分圧用の抵抗Ｒ１，Ｒ２を介して分圧して得た検
出電圧Ｖｄと所定の電圧■１とを入力し、この両電圧Ｖ
ｄ、ＶｌＯ差の電圧を増巾し出力するエラーアンプであ
る。なおこのエラーアンプ３は検出電圧Ｖｄが上昇（下
降）するとその出力電圧■を下げる（上げる）ように動
作する。 ＰＷＭコンパレータＣＰＩは、前記発振器出力電圧■を
その（−）端子に、また前記エラーアンプ出力電圧■を
その一方の（＋）端子に入力するほか、所定の基準電圧
Ｖ ＲＨＦを分圧用の抵抗Ｒ３゜Ｒ４を介し分圧して得
た電圧■をそのもう一つの（＋）端子に入力している。 そしてこの２つの（＋）端子の入力電圧のうち低い側の
電圧と（−）端子の入力電圧■とを比較する。 通常は前記電圧■は電圧■よりも低くなるように設定さ
れており、ＰＷＭコンパレータＣＰ１はこのエラーアン
プ出力電圧Ｏと発振器出力電圧■とを比較してその出力
をＨ，Ｌに切換え、スイッチングトランジスタ１０をオ
ン、オフする。 この場合、直流出力電圧ｖＯが上昇（下降）すると、エ
ラーアンプ出力電圧■は下降（上昇）するので、ＰＷＭ
コンパレータＣＰＩの出力電圧のＨ／Ｌの時間比、従っ
てスイッチングトランジスタ１０のオン／オフの時間比
（単にオン／オフ比ともいう）は減少（増加）し、結果
として直流入力電圧ＶＩＮや負荷の変動があっても直流
出力電圧ＶＯが一定に保たれるようになっている。 なおここで前記のスイッチングトランジスタ１０のオン
／オフ比に代り、いわゆるデユーティ比、即ち デユーティ比＝（オン時間）／〔（オン時間）＋１７時
間）〕＝（オン時間）／（オンオフ周期）を考えても、
その増減は、前記オン／オフ比の増減とそれぞれ対応し
ている。 なおまた前記電圧■は前記オン／オフ比（またはデユー
ティ比）が一定の上限を越えぬように制限をかけるため
の電圧となる。 さてこのような比較的小容量のＤ Ｃ／Ｄ Ｃコンバー
タにおいては、主回路の電流値を抵抗で検出し、過電流
や負荷短絡からスイッチングトランジスタ１０を保護す
る方式は、電流検出抵抗の損失が大きいことから採用で
きない場合が多い、そこで従来は、負荷短絡による出力
電圧の低下を検出し、この状態がある期間以上継続した
ら、回路動作を停止させて、回路を保護するラッチモー
ド方式の短絡保護回路が多く使用されている。 第２図のコンパレータＣＰ２． ＣＦ２およびトラン
ジスタ１１はこのような短絡保護回路を構成するもので
ある。なおここでコンパレータＣＰ２とＣＦ２の各（−
）端子に与えられている電圧ｖ２とｖ３は所定の比較用
の基準電圧であり、コンパレータＣＰ２の出力部に挿入
された抵抗ＲｄとコンデンサＣｄは遅延回路を構成する
ものである。 即ち定常時には、コンパレータＣＰ２の入力電圧。 即ち、エラーアンプ３の出力電圧Ｏは基準電圧ｖ２より
低く、従ってコンパレータＣＰ２の出力はしてあり、こ
れによりコンパレータＣＰ３の出力もし、従ってトラン
ジスタ１１はオフとなっており、この短絡保護回路はス
イッチングトランジスタ１０には何ら影響を及ぼさない
。 しかし出力短絡が起ると、エラーアンプ３の出力は、Ｈ
側に振り切れ、ＰＷＭコンパレータＣＰｌの出力パルス
のＨのパルス巾は制限用入力電圧■により決定される最
大デユーティ比まで広がる。 これと同時にコンパレータＣＰ２の出力もＨとなり、前
記遅延回路の抵抗Ｒｄ、コンデンサＣｄにより決まる時
定数によりコンパレータＣＰ３の（＋）端子入力電圧が
上昇していく。そしてこの（＋）端子入力電圧が基準電
圧■３を越えるとコンパレータＣＰ３の出力がＨに反転
し、トランジスタ１１がオンとなり、これによりスイッ
チングトランジスタ１０がしゃ断され破壊から守られる
。
す。同図においてＶＩＮは電池などの直流入力電源、Ｔ
はトランス、１ｏはこのトランスＴの一次巻線Ｗ１に直
流入力電源ＶＩＮを繰返し開閉印加するスイッチングト
ランジスタ、■ｏはトランスＴの２次巻＆’ｌＷ２の誘
起電圧をダイオードＤを介して整流し、平滑コンデンサ
ＣＯを介して平滑化して得られる直流出力電圧である。 １は所定の周期で所定の振巾の鋸歯状波電圧■を発振出
力する発振器、 ＣＰＩはスイッチングトランジスタ１０のベースをオン
、オフ駆動するＰＷＭコンパレータ、３は直流出力電圧
ｖＯを分圧用の抵抗Ｒ１，Ｒ２を介して分圧して得た検
出電圧Ｖｄと所定の電圧■１とを入力し、この両電圧Ｖ
ｄ、ＶｌＯ差の電圧を増巾し出力するエラーアンプであ
る。なおこのエラーアンプ３は検出電圧Ｖｄが上昇（下
降）するとその出力電圧■を下げる（上げる）ように動
作する。 ＰＷＭコンパレータＣＰＩは、前記発振器出力電圧■を
その（−）端子に、また前記エラーアンプ出力電圧■を
その一方の（＋）端子に入力するほか、所定の基準電圧
Ｖ ＲＨＦを分圧用の抵抗Ｒ３゜Ｒ４を介し分圧して得
た電圧■をそのもう一つの（＋）端子に入力している。 そしてこの２つの（＋）端子の入力電圧のうち低い側の
電圧と（−）端子の入力電圧■とを比較する。 通常は前記電圧■は電圧■よりも低くなるように設定さ
れており、ＰＷＭコンパレータＣＰ１はこのエラーアン
プ出力電圧Ｏと発振器出力電圧■とを比較してその出力
をＨ，Ｌに切換え、スイッチングトランジスタ１０をオ
ン、オフする。 この場合、直流出力電圧ｖＯが上昇（下降）すると、エ
ラーアンプ出力電圧■は下降（上昇）するので、ＰＷＭ
コンパレータＣＰＩの出力電圧のＨ／Ｌの時間比、従っ
てスイッチングトランジスタ１０のオン／オフの時間比
（単にオン／オフ比ともいう）は減少（増加）し、結果
として直流入力電圧ＶＩＮや負荷の変動があっても直流
出力電圧ＶＯが一定に保たれるようになっている。 なおここで前記のスイッチングトランジスタ１０のオン
／オフ比に代り、いわゆるデユーティ比、即ち デユーティ比＝（オン時間）／〔（オン時間）＋１７時
間）〕＝（オン時間）／（オンオフ周期）を考えても、
その増減は、前記オン／オフ比の増減とそれぞれ対応し
ている。 なおまた前記電圧■は前記オン／オフ比（またはデユー
ティ比）が一定の上限を越えぬように制限をかけるため
の電圧となる。 さてこのような比較的小容量のＤ Ｃ／Ｄ Ｃコンバー
タにおいては、主回路の電流値を抵抗で検出し、過電流
や負荷短絡からスイッチングトランジスタ１０を保護す
る方式は、電流検出抵抗の損失が大きいことから採用で
きない場合が多い、そこで従来は、負荷短絡による出力
電圧の低下を検出し、この状態がある期間以上継続した
ら、回路動作を停止させて、回路を保護するラッチモー
ド方式の短絡保護回路が多く使用されている。 第２図のコンパレータＣＰ２． ＣＦ２およびトラン
ジスタ１１はこのような短絡保護回路を構成するもので
ある。なおここでコンパレータＣＰ２とＣＦ２の各（−
）端子に与えられている電圧ｖ２とｖ３は所定の比較用
の基準電圧であり、コンパレータＣＰ２の出力部に挿入
された抵抗ＲｄとコンデンサＣｄは遅延回路を構成する
ものである。 即ち定常時には、コンパレータＣＰ２の入力電圧。 即ち、エラーアンプ３の出力電圧Ｏは基準電圧ｖ２より
低く、従ってコンパレータＣＰ２の出力はしてあり、こ
れによりコンパレータＣＰ３の出力もし、従ってトラン
ジスタ１１はオフとなっており、この短絡保護回路はス
イッチングトランジスタ１０には何ら影響を及ぼさない
。 しかし出力短絡が起ると、エラーアンプ３の出力は、Ｈ
側に振り切れ、ＰＷＭコンパレータＣＰｌの出力パルス
のＨのパルス巾は制限用入力電圧■により決定される最
大デユーティ比まで広がる。 これと同時にコンパレータＣＰ２の出力もＨとなり、前
記遅延回路の抵抗Ｒｄ、コンデンサＣｄにより決まる時
定数によりコンパレータＣＰ３の（＋）端子入力電圧が
上昇していく。そしてこの（＋）端子入力電圧が基準電
圧■３を越えるとコンパレータＣＰ３の出力がＨに反転
し、トランジスタ１１がオンとなり、これによりスイッ
チングトランジスタ１０がしゃ断され破壊から守られる
。
しかしながら第２図のような回路方式においては、負荷
短絡が生じた瞬間からスイッチングトランジスタ１０が
しゃ断されるまでの期間中は、ＰＷＭコンパレータＣＰ
Ｉの出力デユーティ比は最大となり、スイッチングトラ
ンジスタ１０には過大な電流が流れる。このため、直流
入力電流ｖＩＮが高くなった場合、トランジスタ１０を
保護しきれないという問題点があった。 そこで本発明の課題は負荷短絡時にはＰＷＭコンパレー
タＣＰ１のデユーティ比を所定値以下に下げる手段を備
えたＤ Ｃ／Ｄ Ｃコンバータを提供することにより、
前記の課題を解決することにある。
短絡が生じた瞬間からスイッチングトランジスタ１０が
しゃ断されるまでの期間中は、ＰＷＭコンパレータＣＰ
Ｉの出力デユーティ比は最大となり、スイッチングトラ
ンジスタ１０には過大な電流が流れる。このため、直流
入力電流ｖＩＮが高くなった場合、トランジスタ１０を
保護しきれないという問題点があった。 そこで本発明の課題は負荷短絡時にはＰＷＭコンパレー
タＣＰ１のデユーティ比を所定値以下に下げる手段を備
えたＤ Ｃ／Ｄ Ｃコンバータを提供することにより、
前記の課題を解決することにある。
前記の課題を解決するために本発明のＤ Ｃ／ＤＣコン
バータは「直流電源電圧（直流入力電源ＶＩＮなど）を
スイッチング手段（スイッチングトランジスタ１０など
）を介し繰返し開閉して（トランスＴの１次巻線Ｗ１な
どに印加し）（その２次巻線Ｗ２の誘起電圧をダイオー
ドＤで整流しコンデンサＣＯで平滑することなどにより
）前記直流電源電圧と異なる直流電圧（直流出力電圧ｖ
Ｏなど）を出力するＤ Ｃ／Ｄ Ｃコンバータであって
。 前記直流出力電圧を（分圧抵抗Ｒ１，Ｒ２などで）検出
し、該電圧が一定となるように前記スイッチング手段の
デユーティ比を可変する電圧制御手段（発振器１ 、エ
ラーアンプ３．ＰＷＭコンパレータＣＰ１など）、 前記直流出力電圧が第１の所定値を（時定数Ｒｄ−Ｃｄ
などで定まる）所定時間以上、下回ったときは前記スイ
ッチング手段をしゃ断する短絡保護手段（コンパレータ
ＣＰ２． ＣＦ２． ）ランジスタ１１．遅延抵抗
Ｒｄ、遅延コンデンサＣｄなど）、を備えたＤ Ｃ／Ｄ
Ｃコンバータにおいて、前記直流出力電圧が少なくと
も前記第１の所定値以上の第２の所定値を下回ったとき
は、前記スイッチング手段のデユーティ比を通常の変動
範囲以下の所定値に固定するデユーティ比引下げ手段（
コンパレータＣＰＩＯ，）ランジスタ１０１ 、抵抗Ｒ
１１など）を備えたｊものとする。
バータは「直流電源電圧（直流入力電源ＶＩＮなど）を
スイッチング手段（スイッチングトランジスタ１０など
）を介し繰返し開閉して（トランスＴの１次巻線Ｗ１な
どに印加し）（その２次巻線Ｗ２の誘起電圧をダイオー
ドＤで整流しコンデンサＣＯで平滑することなどにより
）前記直流電源電圧と異なる直流電圧（直流出力電圧ｖ
Ｏなど）を出力するＤ Ｃ／Ｄ Ｃコンバータであって
。 前記直流出力電圧を（分圧抵抗Ｒ１，Ｒ２などで）検出
し、該電圧が一定となるように前記スイッチング手段の
デユーティ比を可変する電圧制御手段（発振器１ 、エ
ラーアンプ３．ＰＷＭコンパレータＣＰ１など）、 前記直流出力電圧が第１の所定値を（時定数Ｒｄ−Ｃｄ
などで定まる）所定時間以上、下回ったときは前記スイ
ッチング手段をしゃ断する短絡保護手段（コンパレータ
ＣＰ２． ＣＦ２． ）ランジスタ１１．遅延抵抗
Ｒｄ、遅延コンデンサＣｄなど）、を備えたＤ Ｃ／Ｄ
Ｃコンバータにおいて、前記直流出力電圧が少なくと
も前記第１の所定値以上の第２の所定値を下回ったとき
は、前記スイッチング手段のデユーティ比を通常の変動
範囲以下の所定値に固定するデユーティ比引下げ手段（
コンパレータＣＰＩＯ，）ランジスタ１０１ 、抵抗Ｒ
１１など）を備えたｊものとする。
この発明は、負荷短絡が生じた瞬間に、ＰＷＭコンパレ
ータの出力デユーティ比を強制的に小さくし、その後ス
イッチングトランジスタをしゃ断状態とすることにより
、負荷短絡時のスイッチングトランジスタの保護を確実
にしようとするものである。
ータの出力デユーティ比を強制的に小さくし、その後ス
イッチングトランジスタをしゃ断状態とすることにより
、負荷短絡時のスイッチングトランジスタの保護を確実
にしようとするものである。
第１図は本発明の一実施例としての回路図で第２図に対
応するものである。 第１図においては第２図に対し破線内の回路を追加し、
負荷短絡時にコンパレータＣＰＩＯ，）ランジメタ１０
１．抵抗Ｒ１１を介しデユーティ比上限制限用の電圧■
を下げ、この電圧■で決まる最大デユーティ比を小さく
絞ることにより、スイッチングトランジスタ１０に流れ
る電流を抑えようとするものである。なおここでＶＩＯ
はコンパレータＣＰＩＯの（＋）入力端子に与えられる
基準電圧である。 即ちこのＤ Ｃ／Ｄ Ｃコンバータの出力短絡が生じ、
コンパレータＣＰＩＱの入力電圧（つまり直流出力電圧
ＶＯの分圧抵抗Ｒ１，Ｒ２による分圧値）が基準電圧Ｖ
ＩＯより下がると、ＣＰＩＯの出力がＨに反転し、トラ
ンジスタ１０１をオンさせることにより、分圧抵抗Ｒ４
と並列に抵抗Ｒ１１が接続される形となり、デユーティ
比上限制限用電圧■が下がる。この時の最大デユーティ
比は、定常時の最小デユー与イ比よりも小さくなるよう
に、抵抗Ｒ１１を選定しておくものとする。コンパレー
タＣＰＩＯの基準電圧■ｌＯは、エラーアンプ３の基準
電圧■１よりも小さくし、直流出力電圧■０が定常時の
電圧ｖＯの数分の１程度で、コンパレータＣＰＩＯの出
力がＨに反転するようにする。 このように各定数を選定すれば、起動時には、電圧■が
下がり、出力デユーティ比は小さく、これにより出力電
圧ＶＯも小さいが、定常時の数分の１の電圧は出力され
るので、この電圧によりコンパレータＣＰＩＯの出力は
Ｌとなり、定常状態へ移行可能である。 出力短絡がある期間継続し、コンデンサＣｄの電圧が基
準電圧ｖ３を越えるとスイッチングトランジスタ１０を
しゃ断するのは従来と同様である。
応するものである。 第１図においては第２図に対し破線内の回路を追加し、
負荷短絡時にコンパレータＣＰＩＯ，）ランジメタ１０
１．抵抗Ｒ１１を介しデユーティ比上限制限用の電圧■
を下げ、この電圧■で決まる最大デユーティ比を小さく
絞ることにより、スイッチングトランジスタ１０に流れ
る電流を抑えようとするものである。なおここでＶＩＯ
はコンパレータＣＰＩＯの（＋）入力端子に与えられる
基準電圧である。 即ちこのＤ Ｃ／Ｄ Ｃコンバータの出力短絡が生じ、
コンパレータＣＰＩＱの入力電圧（つまり直流出力電圧
ＶＯの分圧抵抗Ｒ１，Ｒ２による分圧値）が基準電圧Ｖ
ＩＯより下がると、ＣＰＩＯの出力がＨに反転し、トラ
ンジスタ１０１をオンさせることにより、分圧抵抗Ｒ４
と並列に抵抗Ｒ１１が接続される形となり、デユーティ
比上限制限用電圧■が下がる。この時の最大デユーティ
比は、定常時の最小デユー与イ比よりも小さくなるよう
に、抵抗Ｒ１１を選定しておくものとする。コンパレー
タＣＰＩＯの基準電圧■ｌＯは、エラーアンプ３の基準
電圧■１よりも小さくし、直流出力電圧■０が定常時の
電圧ｖＯの数分の１程度で、コンパレータＣＰＩＯの出
力がＨに反転するようにする。 このように各定数を選定すれば、起動時には、電圧■が
下がり、出力デユーティ比は小さく、これにより出力電
圧ＶＯも小さいが、定常時の数分の１の電圧は出力され
るので、この電圧によりコンパレータＣＰＩＯの出力は
Ｌとなり、定常状態へ移行可能である。 出力短絡がある期間継続し、コンデンサＣｄの電圧が基
準電圧ｖ３を越えるとスイッチングトランジスタ１０を
しゃ断するのは従来と同様である。
この発明によれば、出力短絡時のスイッチングトランジ
スタのオンのデユーティ比を小さくするようにしたので
、該トランジスタを流れる電流値が小さくなり、直流入
力電圧が高い場合にも、スイッチングトランジスタの確
実な保護が可能である。
スタのオンのデユーティ比を小さくするようにしたので
、該トランジスタを流れる電流値が小さくなり、直流入
力電圧が高い場合にも、スイッチングトランジスタの確
実な保護が可能である。
第１図は本発明の一実施例としての回路図、第２図は第
１図に対応する従来の回路図である。 ＶＩＮ：直流入力電圧、ｖＯ：直流出力電圧、Ｗｌ ：
１次巻線、Ｗ２ ：２次巻線、Ｔニドランス、Ｄ＝ダイ
オード、ＣＯ：平滑コンデンサ、１：発振器、ＣＰＩ：
ＰＷＭコンパレータ、ＣＦ２． ＣＦ２゜ＣＰＩＯ：
コンパレータ、３：エラーアンプ、１０ニスイツチング
トランジスタ、１１．１０１ ： Ｉ−ランジスタ、Ｒ
１〜Ｒ４，Ｒ１１，Ｒｄ ：抵抗、Ｃｄ ：コンデンサ
、ＶＲＥＦ 、 Ｖｌ 〜Ｖ３．Ｖ１０：基準電圧。
１図に対応する従来の回路図である。 ＶＩＮ：直流入力電圧、ｖＯ：直流出力電圧、Ｗｌ ：
１次巻線、Ｗ２ ：２次巻線、Ｔニドランス、Ｄ＝ダイ
オード、ＣＯ：平滑コンデンサ、１：発振器、ＣＰＩ：
ＰＷＭコンパレータ、ＣＦ２． ＣＦ２゜ＣＰＩＯ：
コンパレータ、３：エラーアンプ、１０ニスイツチング
トランジスタ、１１．１０１ ： Ｉ−ランジスタ、Ｒ
１〜Ｒ４，Ｒ１１，Ｒｄ ：抵抗、Ｃｄ ：コンデンサ
、ＶＲＥＦ 、 Ｖｌ 〜Ｖ３．Ｖ１０：基準電圧。
Claims (1)
- 【特許請求の範囲】 １）直流電源電圧をスイッチング手段を介し繰返し開閉
して前記直流電源電圧と異なる直流電圧を出力するＤＣ
／ＤＣコンバータであって、 前記直流出力電圧を検出し、該電圧が一定となるように
前記スイッチング手段のデューティ比を可変する電圧制
御手段、 前記直流出力電圧が第１の所定値を所定時間以上、下回
ったときは前記スイッチング手段をしゃ断する短絡保護
手段、 を備えたＤＣ／ＤＣコンバータにおいて、 前記直流出力電圧が少なくとも前記第１の所定値以上の
第２の所定値を下回ったときは、前記スイッチング手段
のデューティ比を通常の変動範囲以下の所定値に固定す
るデューティ比引下げ手段を備えたことを特徴とする短
絡保護機能付ＤＣ／ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125450A JPH0691743B2 (ja) | 1988-05-23 | 1988-05-23 | 短絡保護機能付ｄｃ／ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125450A JPH0691743B2 (ja) | 1988-05-23 | 1988-05-23 | 短絡保護機能付ｄｃ／ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01295671A true JPH01295671A (ja) | 1989-11-29 |
| JPH0691743B2 JPH0691743B2 (ja) | 1994-11-14 |
Family
ID=14910388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63125450A Expired - Lifetime JPH0691743B2 (ja) | 1988-05-23 | 1988-05-23 | 短絡保護機能付ｄｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691743B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372684B2 (en) | 2004-05-31 | 2008-05-13 | Sony Corporation | Power supply device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5216650A (en) * | 1975-07-29 | 1977-02-08 | Toshiba Corp | Pulse width control circuit |
| JPS59230463A (ja) * | 1983-06-13 | 1984-12-25 | Toshiba Corp | 電力変換装置の制御系の異常検出方法 |
| JPS60121959A (ja) * | 1983-11-30 | 1985-06-29 | Toshiba Electric Equip Corp | 電源装置 |
| JPS62104426A (ja) * | 1985-10-28 | 1987-05-14 | 新電元工業株式会社 | ブ−スタ電源装置 |
-
1988
- 1988-05-23 JP JP63125450A patent/JPH0691743B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5216650A (en) * | 1975-07-29 | 1977-02-08 | Toshiba Corp | Pulse width control circuit |
| JPS59230463A (ja) * | 1983-06-13 | 1984-12-25 | Toshiba Corp | 電力変換装置の制御系の異常検出方法 |
| JPS60121959A (ja) * | 1983-11-30 | 1985-06-29 | Toshiba Electric Equip Corp | 電源装置 |
| JPS62104426A (ja) * | 1985-10-28 | 1987-05-14 | 新電元工業株式会社 | ブ−スタ電源装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372684B2 (en) | 2004-05-31 | 2008-05-13 | Sony Corporation | Power supply device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691743B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11356025B2 (en) | System and method providing protection in the event of current sensing failure for power converter | |
| JP2784463B2 (ja) | 交流ライン安定化回路 | |
| EP0993103B1 (en) | Controller for DC-DC converter | |
| US4494064A (en) | Direct current inrush limiting circuit | |
| JPH01295671A (ja) | 短絡保護機能付ｄｃ／ｄｃコンバータ | |
| CN216052961U (zh) | 一种掉电时序控制电路 | |
| JP3457364B2 (ja) | バックアップ機能付き電源装置 | |
| JP3038800B2 (ja) | スイッチング電源回路 | |
| JPS58123365A (ja) | 高圧電源装置 | |
| JPH0440926B2 (ja) | ||
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| JP2924067B2 (ja) | 保護回路 | |
| JPH06276734A (ja) | 過電流保護回路 | |
| JP2797210B2 (ja) | 過電流保護回路 | |
| JPS59201687A (ja) | スイツチングレギユレ−タ | |
| JPS6016129A (ja) | 電源リセツト回路 | |
| JPS62244274A (ja) | 電源装置 | |
| JPS60141122A (ja) | 電源回路の出力短絡保護回路 | |
| JPS61254069A (ja) | 電源保護装置 | |
| JPH02136024A (ja) | 停電検出回路 | |
| JPH0729708Y2 (ja) | 電源保護回路 | |
| JPH0623160Y2 (ja) | スイッチング信号異常検出回路 | |
| JPS6188766A (ja) | スイツチングレギユレ−タ | |
| JPH061940B2 (ja) | ブ−スタ電源装置 | |
| JPH0441371Y2 (ja) |